code stringlengths 35 6.69k | score float64 6.5 11.5 |
|---|---|
module NR2XD2GHVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.756827 |
module NR2XD4GHVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.532258 |
module NR2XD8GHVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.556379 |
module NR3D4GHVT (
A1,
A2,
A3,
ZN
);
input A1, A2, A3;
output ZN;
nor (ZN, A1, A2, A3);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
endspecify
endmodule
| 6.641977 |
module NR4D0GHVT (
A1,
A2,
A3,
A4,
ZN
);
input A1, A2, A3, A4;
output ZN;
nor (ZN, A1, A2, A3, A4);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(A4 => ZN) = (0, 0);
endspecify
endmodule
| 6.563464 |
module NR4D1GHVT (
A1,
A2,
A3,
A4,
ZN
);
input A1, A2, A3, A4;
output ZN;
nor (ZN, A1, A2, A3, A4);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(A4 => ZN) = (0, 0);
endspecify
endmodule
| 6.789942 |
module NR4D2GHVT (
A1,
A2,
A3,
A4,
ZN
);
input A1, A2, A3, A4;
output ZN;
nor (ZN, A1, A2, A3, A4);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(A4 => ZN) = (0, 0);
endspecify
endmodule
| 6.782313 |
module NR4D3GHVT (
A1,
A2,
A3,
A4,
ZN
);
input A1, A2, A3, A4;
output ZN;
nor (ZN, A1, A2, A3, A4);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(A4 => ZN) = (0, 0);
endspecify
endmodule
| 6.69187 |
module NR4D4GHVT (
A1,
A2,
A3,
A4,
ZN
);
input A1, A2, A3, A4;
output ZN;
nor (ZN, A1, A2, A3, A4);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(A4 => ZN) = (0, 0);
endspecify
endmodule
| 6.844001 |
module OA21D4GHVT (
A1,
A2,
B,
Z
);
input A1, A2, B;
output Z;
or (A, A1, A2);
and (Z, A, B);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(B => Z) = (0, 0);
endspecify
endmodule
| 6.657514 |
module OA22D2GHVT (
A1,
A2,
B1,
B2,
Z
);
input A1, A2, B1, B2;
output Z;
or (A, A1, A2);
or (B, B1, B2);
and (Z, A, B);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(B1 => Z) = (0, 0);
(B2 => Z) = (0, 0);
endspecify
endmodule
| 6.579714 |
module OA22D4GHVT (
A1,
A2,
B1,
B2,
Z
);
input A1, A2, B1, B2;
output Z;
or (A, A1, A2);
or (B, B1, B2);
and (Z, A, B);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(B1 => Z) = (0, 0);
(B2 => Z) = (0, 0);
endspecify
endmodule
| 6.570398 |
module OA31D4GHVT (
A1,
A2,
A3,
B,
Z
);
input A1, A2, A3, B;
output Z;
or (A, A1, A2, A3);
and (Z, A, B);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(B => Z) = (0, 0);
endspecify
endmodule
| 6.72635 |
module OA32D2GHVT (
A1,
A2,
A3,
B1,
B2,
Z
);
input A1, A2, A3, B1, B2;
output Z;
or (A, A1, A2, A3);
or (B, B1, B2);
and (Z, A, B);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(B1 => Z) = (0, 0);
(B2 => Z) = (0, 0);
endspecify
endmodule
| 6.54799 |
module OA32D4GHVT (
A1,
A2,
A3,
B1,
B2,
Z
);
input A1, A2, A3, B1, B2;
output Z;
or (A, A1, A2, A3);
or (B, B1, B2);
and (Z, A, B);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(B1 => Z) = (0, 0);
(B2 => Z) = (0, 0);
endspecify
endmodule
| 6.62197 |
module OAI21D0GHVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
or (A, A1, A2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.529891 |
module OAI21D1GHVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
or (A, A1, A2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.744606 |
module OAI21D2GHVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
or (A, A1, A2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.750082 |
module OAI21D4GHVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
or (A, A1, A2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.664749 |
module OAI22D1GHVT (
A1,
A2,
B1,
B2,
ZN
);
input A1, A2, B1, B2;
output ZN;
or (A, A1, A2);
or (B, B1, B2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.625745 |
module OAI22D2GHVT (
A1,
A2,
B1,
B2,
ZN
);
input A1, A2, B1, B2;
output ZN;
or (A, A1, A2);
or (B, B1, B2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.664283 |
module OAI22D4GHVT (
A1,
A2,
B1,
B2,
ZN
);
input A1, A2, B1, B2;
output ZN;
or (A, A1, A2);
or (B, B1, B2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.668894 |
module OAI31D0GHVT (
A1,
A2,
A3,
B,
ZN
);
input A1, A2, A3, B;
output ZN;
or (A, A1, A2, A3);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.853414 |
module OAI31D1GHVT (
A1,
A2,
A3,
B,
ZN
);
input A1, A2, A3, B;
output ZN;
or (A, A1, A2, A3);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 7.05392 |
module OAI31D2GHVT (
A1,
A2,
A3,
B,
ZN
);
input A1, A2, A3, B;
output ZN;
or (A, A1, A2, A3);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 7.024897 |
module OAI31D4GHVT (
A1,
A2,
A3,
B,
ZN
);
input A1, A2, A3, B;
output ZN;
or (A, A1, A2, A3);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 7.168017 |
module OAI32D1GHVT (
A1,
A2,
A3,
B1,
B2,
ZN
);
input A1, A2, A3, B1, B2;
output ZN;
or (A, A1, A2, A3);
or (B, B1, B2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.772971 |
module OAI32D2GHVT (
A1,
A2,
A3,
B1,
B2,
ZN
);
input A1, A2, A3, B1, B2;
output ZN;
or (A, A1, A2, A3);
or (B, B1, B2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.757236 |
module OAI32D4GHVT (
A1,
A2,
A3,
B1,
B2,
ZN
);
input A1, A2, A3, B1, B2;
output ZN;
or (A, A1, A2, A3);
or (B, B1, B2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.840709 |
module OAI32XD4GHVT (
A1,
A2,
A3,
B1,
B2,
ZN
);
input A1, A2, A3, B1, B2;
output ZN;
or (A, A1, A2, A3);
or (B, B1, B2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.50406 |
module OAI33D1GHVT (
A1,
A2,
A3,
B1,
B2,
B3,
ZN
);
input A1, A2, A3, B1, B2, B3;
output ZN;
or (A, A1, A2, A3);
or (B, B1, B2, B3);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
(B3 => ZN) = (0, 0);
endspecify
endmodule
| 6.611556 |
module OAI33D2GHVT (
A1,
A2,
A3,
B1,
B2,
B3,
ZN
);
input A1, A2, A3, B1, B2, B3;
output ZN;
or (A, A1, A2, A3);
or (B, B1, B2, B3);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
(B3 => ZN) = (0, 0);
endspecify
endmodule
| 6.631488 |
module OAI33D4GHVT (
A1,
A2,
A3,
B1,
B2,
B3,
ZN
);
input A1, A2, A3, B1, B2, B3;
output ZN;
or (A, A1, A2, A3);
or (B, B1, B2, B3);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
(B3 => ZN) = (0, 0);
endspecify
endmodule
| 6.697667 |
module OR2D0GHVT (
A1,
A2,
Z
);
input A1, A2;
output Z;
or (Z, A1, A2);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
endspecify
endmodule
| 6.574403 |
module OR2D1GHVT (
A1,
A2,
Z
);
input A1, A2;
output Z;
or (Z, A1, A2);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
endspecify
endmodule
| 6.774391 |
module OR2D2GHVT (
A1,
A2,
Z
);
input A1, A2;
output Z;
or (Z, A1, A2);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
endspecify
endmodule
| 6.98835 |
module OR2D4GHVT (
A1,
A2,
Z
);
input A1, A2;
output Z;
or (Z, A1, A2);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
endspecify
endmodule
| 6.600319 |
module OR2D8GHVT (
A1,
A2,
Z
);
input A1, A2;
output Z;
or (Z, A1, A2);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
endspecify
endmodule
| 6.866571 |
module OR2XD1GHVT (
A1,
A2,
Z
);
input A1, A2;
output Z;
or (Z, A1, A2);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
endspecify
endmodule
| 7.066345 |
module OR3D0GHVT (
A1,
A2,
A3,
Z
);
input A1, A2, A3;
output Z;
or (Z, A1, A2, A3);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
endspecify
endmodule
| 6.504714 |
module OR3D1GHVT (
A1,
A2,
A3,
Z
);
input A1, A2, A3;
output Z;
or (Z, A1, A2, A3);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
endspecify
endmodule
| 6.742873 |
module OR3D2GHVT (
A1,
A2,
A3,
Z
);
input A1, A2, A3;
output Z;
or (Z, A1, A2, A3);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
endspecify
endmodule
| 7.054705 |
module OR3D4GHVT (
A1,
A2,
A3,
Z
);
input A1, A2, A3;
output Z;
or (Z, A1, A2, A3);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
endspecify
endmodule
| 7.067877 |
module OR3D8GHVT (
A1,
A2,
A3,
Z
);
input A1, A2, A3;
output Z;
or (Z, A1, A2, A3);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
endspecify
endmodule
| 6.564142 |
module OR3XD1GHVT (
A1,
A2,
A3,
Z
);
input A1, A2, A3;
output Z;
or (Z, A1, A2, A3);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
endspecify
endmodule
| 6.69727 |
module OR4D0GHVT (
A1,
A2,
A3,
A4,
Z
);
input A1, A2, A3, A4;
output Z;
or (Z, A1, A2, A3, A4);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(A4 => Z) = (0, 0);
endspecify
endmodule
| 6.778274 |
module OR4D1GHVT (
A1,
A2,
A3,
A4,
Z
);
input A1, A2, A3, A4;
output Z;
or (Z, A1, A2, A3, A4);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(A4 => Z) = (0, 0);
endspecify
endmodule
| 6.944632 |
module OR4D2GHVT (
A1,
A2,
A3,
A4,
Z
);
input A1, A2, A3, A4;
output Z;
or (Z, A1, A2, A3, A4);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(A4 => Z) = (0, 0);
endspecify
endmodule
| 7.054808 |
module OR4D4GHVT (
A1,
A2,
A3,
A4,
Z
);
input A1, A2, A3, A4;
output Z;
or (Z, A1, A2, A3, A4);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(A4 => Z) = (0, 0);
endspecify
endmodule
| 6.94142 |
module OR4D8GHVT (
A1,
A2,
A3,
A4,
Z
);
input A1, A2, A3, A4;
output Z;
or (Z, A1, A2, A3, A4);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(A4 => Z) = (0, 0);
endspecify
endmodule
| 6.550556 |
module OR4XD1GHVT (
A1,
A2,
A3,
A4,
Z
);
input A1, A2, A3, A4;
output Z;
or (Z, A1, A2, A3, A4);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(A4 => Z) = (0, 0);
endspecify
endmodule
| 6.708979 |
module ISOHID2GHVT (
ISO,
I,
Z
);
input ISO, I;
output Z;
or (Z, I, ISO);
specify
(I => Z) = (0, 0);
(ISO => Z) = (0, 0);
endspecify
endmodule
| 6.85902 |
module ISOLOD2GHVT (
ISO,
I,
Z
);
input ISO, I;
output Z;
not (ISO1, ISO);
nand (Z1, ISO1, I);
not (Z, Z1);
specify
(I => Z) = (0, 0);
(ISO => Z) = (0, 0);
endspecify
endmodule
| 6.730826 |
module LVLHLD2GHVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.86819 |
module LVLLHD2GHVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 7.199354 |
module LVLLHD4GHVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.586073 |
module LVLLHD8GHVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.779906 |
module AN2D1HVT (
A1,
A2,
Z
);
input A1, A2;
output Z;
and (Z, A1, A2);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
endspecify
endmodule
| 6.620441 |
module AN2D2HVT (
A1,
A2,
Z
);
input A1, A2;
output Z;
and (Z, A1, A2);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
endspecify
endmodule
| 6.963227 |
module AN2D4HVT (
A1,
A2,
Z
);
input A1, A2;
output Z;
and (Z, A1, A2);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
endspecify
endmodule
| 6.918352 |
module AN2XD1HVT (
A1,
A2,
Z
);
input A1, A2;
output Z;
and (Z, A1, A2);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
endspecify
endmodule
| 6.893124 |
module AN3D2HVT (
A1,
A2,
A3,
Z
);
input A1, A2, A3;
output Z;
and (Z, A1, A2, A3);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
endspecify
endmodule
| 6.726428 |
module AN3D4HVT (
A1,
A2,
A3,
Z
);
input A1, A2, A3;
output Z;
and (Z, A1, A2, A3);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
endspecify
endmodule
| 6.884281 |
module AN4D1HVT (
A1,
A2,
A3,
A4,
Z
);
input A1, A2, A3, A4;
output Z;
and (Z, A1, A2, A3, A4);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(A4 => Z) = (0, 0);
endspecify
endmodule
| 6.61682 |
module AN4D2HVT (
A1,
A2,
A3,
A4,
Z
);
input A1, A2, A3, A4;
output Z;
and (Z, A1, A2, A3, A4);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(A4 => Z) = (0, 0);
endspecify
endmodule
| 6.882004 |
module AN4D4HVT (
A1,
A2,
A3,
A4,
Z
);
input A1, A2, A3, A4;
output Z;
and (Z, A1, A2, A3, A4);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(A4 => Z) = (0, 0);
endspecify
endmodule
| 6.947175 |
module AN4XD1HVT (
A1,
A2,
A3,
A4,
Z
);
input A1, A2, A3, A4;
output Z;
and (Z, A1, A2, A3, A4);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(A4 => Z) = (0, 0);
endspecify
endmodule
| 6.569641 |
module AO21D4HVT (
A1,
A2,
B,
Z
);
input A1, A2, B;
output Z;
and (A, A1, A2);
or (Z, A, B);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(B => Z) = (0, 0);
endspecify
endmodule
| 6.60682 |
module AO22D2HVT (
A1,
A2,
B1,
B2,
Z
);
input A1, A2, B1, B2;
output Z;
and (A, A1, A2);
and (B, B1, B2);
or (Z, A, B);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(B1 => Z) = (0, 0);
(B2 => Z) = (0, 0);
endspecify
endmodule
| 6.632776 |
module AO22D4HVT (
A1,
A2,
B1,
B2,
Z
);
input A1, A2, B1, B2;
output Z;
and (A, A1, A2);
and (B, B1, B2);
or (Z, A, B);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(B1 => Z) = (0, 0);
(B2 => Z) = (0, 0);
endspecify
endmodule
| 6.754351 |
module AO31D4HVT (
A1,
A2,
A3,
B,
Z
);
input A1, A2, A3, B;
output Z;
and (A, A1, A2, A3);
or (Z, A, B);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(B => Z) = (0, 0);
endspecify
endmodule
| 6.678128 |
module AO32D4HVT (
A1,
A2,
A3,
B1,
B2,
Z
);
input A1, A2, A3, B1, B2;
output Z;
and (A, A1, A2, A3);
and (B, B1, B2);
or (Z, A, B);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(B1 => Z) = (0, 0);
(B2 => Z) = (0, 0);
endspecify
endmodule
| 6.597803 |
module AO33D4HVT (
A1,
A2,
A3,
B1,
B2,
B3,
Z
);
input A1, A2, A3, B1, B2, B3;
output Z;
and (A, A1, A2, A3);
and (B, B1, B2, B3);
or (Z, A, B);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(B1 => Z) = (0, 0);
(B2 => Z) = (0, 0);
(B3 => Z) = (0, 0);
endspecify
endmodule
| 6.541327 |
module AOI21D1HVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
and (A, A1, A2);
nor (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.664572 |
module AOI21D2HVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
and (A, A1, A2);
nor (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.698803 |
module AOI21D4HVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
and (A, A1, A2);
nor (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.794292 |
module AOI22D1HVT (
A1,
A2,
B1,
B2,
ZN
);
input A1, A2, B1, B2;
output ZN;
and (A, A1, A2);
and (B, B1, B2);
nor (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.5403 |
module AOI22D2HVT (
A1,
A2,
B1,
B2,
ZN
);
input A1, A2, B1, B2;
output ZN;
and (A, A1, A2);
and (B, B1, B2);
nor (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.596265 |
module AOI22D4HVT (
A1,
A2,
B1,
B2,
ZN
);
input A1, A2, B1, B2;
output ZN;
and (A, A1, A2);
and (B, B1, B2);
nor (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.677559 |
module AOI31D0HVT (
A1,
A2,
A3,
B,
ZN
);
input A1, A2, A3, B;
output ZN;
and (A, A1, A2, A3);
nor (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.615304 |
module AOI31D1HVT (
A1,
A2,
A3,
B,
ZN
);
input A1, A2, A3, B;
output ZN;
and (A, A1, A2, A3);
nor (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.783133 |
module AOI31D2HVT (
A1,
A2,
A3,
B,
ZN
);
input A1, A2, A3, B;
output ZN;
and (A, A1, A2, A3);
nor (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.81345 |
module AOI31D4HVT (
A1,
A2,
A3,
B,
ZN
);
input A1, A2, A3, B;
output ZN;
and (A, A1, A2, A3);
nor (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 7.031839 |
module AOI32D2HVT (
A1,
A2,
A3,
B1,
B2,
ZN
);
input A1, A2, A3, B1, B2;
output ZN;
and (A, A1, A2, A3);
and (B, B1, B2);
nor (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.54311 |
module AOI32D4HVT (
A1,
A2,
A3,
B1,
B2,
ZN
);
input A1, A2, A3, B1, B2;
output ZN;
and (A, A1, A2, A3);
and (B, B1, B2);
nor (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.740611 |
module AOI33D2HVT (
A1,
A2,
A3,
B1,
B2,
B3,
ZN
);
input A1, A2, A3, B1, B2, B3;
output ZN;
and (A, A1, A2, A3);
and (B, B1, B2, B3);
nor (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
(B3 => ZN) = (0, 0);
endspecify
endmodule
| 6.530947 |
module AOI33D4HVT (
A1,
A2,
A3,
B1,
B2,
B3,
ZN
);
input A1, A2, A3, B1, B2, B3;
output ZN;
and (A, A1, A2, A3);
and (B, B1, B2, B3);
nor (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
(B3 => ZN) = (0, 0);
endspecify
endmodule
| 6.74565 |
module BUFFD12HVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.564132 |
module BUFFD16HVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.650123 |
module BUFFD2HVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.905721 |
module BUFFD20HVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.865247 |
module BUFFD4HVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.631469 |
module BUFTD0HVT (
I,
OE,
Z
);
input I, OE;
output Z;
bufif1 (Z, I, OE);
always @(Z) begin
if (!$test$plusargs("bus_conflict_off"))
if ($countdrivers(Z) && (Z === 1'bx)) $display("%t ++BUS CONFLICT++ : %m", $realtime);
end
specify
(I => Z) = (0, 0);
(OE => Z) = (0, 0, 0, 0, 0, 0);
endspecify
endmodule
| 6.742172 |
module BUFTD1HVT (
I,
OE,
Z
);
input I, OE;
output Z;
bufif1 (Z, I, OE);
always @(Z) begin
if (!$test$plusargs("bus_conflict_off"))
if ($countdrivers(Z) && (Z === 1'bx)) $display("%t ++BUS CONFLICT++ : %m", $realtime);
end
specify
(I => Z) = (0, 0);
(OE => Z) = (0, 0, 0, 0, 0, 0);
endspecify
endmodule
| 7.027075 |
module BUFTD12HVT (
I,
OE,
Z
);
input I, OE;
output Z;
bufif1 (Z, I, OE);
always @(Z) begin
if (!$test$plusargs("bus_conflict_off"))
if ($countdrivers(Z) && (Z === 1'bx)) $display("%t ++BUS CONFLICT++ : %m", $realtime);
end
specify
(I => Z) = (0, 0);
(OE => Z) = (0, 0, 0, 0, 0, 0);
endspecify
endmodule
| 7.689672 |
module BUFTD16HVT (
I,
OE,
Z
);
input I, OE;
output Z;
bufif1 (Z, I, OE);
always @(Z) begin
if (!$test$plusargs("bus_conflict_off"))
if ($countdrivers(Z) && (Z === 1'bx)) $display("%t ++BUS CONFLICT++ : %m", $realtime);
end
specify
(I => Z) = (0, 0);
(OE => Z) = (0, 0, 0, 0, 0, 0);
endspecify
endmodule
| 7.501242 |
module BUFTD2HVT (
I,
OE,
Z
);
input I, OE;
output Z;
bufif1 (Z, I, OE);
always @(Z) begin
if (!$test$plusargs("bus_conflict_off"))
if ($countdrivers(Z) && (Z === 1'bx)) $display("%t ++BUS CONFLICT++ : %m", $realtime);
end
specify
(I => Z) = (0, 0);
(OE => Z) = (0, 0, 0, 0, 0, 0);
endspecify
endmodule
| 7.354372 |
module BUFTD20HVT (
I,
OE,
Z
);
input I, OE;
output Z;
bufif1 (Z, I, OE);
always @(Z) begin
if (!$test$plusargs("bus_conflict_off"))
if ($countdrivers(Z) && (Z === 1'bx)) $display("%t ++BUS CONFLICT++ : %m", $realtime);
end
specify
(I => Z) = (0, 0);
(OE => Z) = (0, 0, 0, 0, 0, 0);
endspecify
endmodule
| 7.595485 |
module BUFTD24HVT (
I,
OE,
Z
);
input I, OE;
output Z;
bufif1 (Z, I, OE);
always @(Z) begin
if (!$test$plusargs("bus_conflict_off"))
if ($countdrivers(Z) && (Z === 1'bx)) $display("%t ++BUS CONFLICT++ : %m", $realtime);
end
specify
(I => Z) = (0, 0);
(OE => Z) = (0, 0, 0, 0, 0, 0);
endspecify
endmodule
| 8.017048 |
module BUFTD3HVT (
I,
OE,
Z
);
input I, OE;
output Z;
bufif1 (Z, I, OE);
always @(Z) begin
if (!$test$plusargs("bus_conflict_off"))
if ($countdrivers(Z) && (Z === 1'bx)) $display("%t ++BUS CONFLICT++ : %m", $realtime);
end
specify
(I => Z) = (0, 0);
(OE => Z) = (0, 0, 0, 0, 0, 0);
endspecify
endmodule
| 7.478448 |
Subsets and Splits
No community queries yet
The top public SQL queries from the community will appear here once available.