code stringlengths 35 6.69k | score float64 6.5 11.5 |
|---|---|
module AN3D2GHVT (
A1,
A2,
A3,
Z
);
input A1, A2, A3;
output Z;
and (Z, A1, A2, A3);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
endspecify
endmodule
| 6.639821 |
module AN3D4GHVT (
A1,
A2,
A3,
Z
);
input A1, A2, A3;
output Z;
and (Z, A1, A2, A3);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
endspecify
endmodule
| 6.841962 |
module AN4D1GHVT (
A1,
A2,
A3,
A4,
Z
);
input A1, A2, A3, A4;
output Z;
and (Z, A1, A2, A3, A4);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(A4 => Z) = (0, 0);
endspecify
endmodule
| 6.635605 |
module AN4D2GHVT (
A1,
A2,
A3,
A4,
Z
);
input A1, A2, A3, A4;
output Z;
and (Z, A1, A2, A3, A4);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(A4 => Z) = (0, 0);
endspecify
endmodule
| 6.848295 |
module AN4D4GHVT (
A1,
A2,
A3,
A4,
Z
);
input A1, A2, A3, A4;
output Z;
and (Z, A1, A2, A3, A4);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(A4 => Z) = (0, 0);
endspecify
endmodule
| 6.874645 |
module AO31D2GHVT (
A1,
A2,
A3,
B,
Z
);
input A1, A2, A3, B;
output Z;
and (I1_out, A1, A2, A3);
or (Z, I1_out, B);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(B => Z) = (0, 0);
endspecify
endmodule
| 6.567411 |
module AO31D4GHVT (
A1,
A2,
A3,
B,
Z
);
input A1, A2, A3, B;
output Z;
and (I1_out, A1, A2, A3);
or (Z, I1_out, B);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(B => Z) = (0, 0);
endspecify
endmodule
| 6.816659 |
module AO32D2GHVT (
A1,
A2,
A3,
B1,
B2,
Z
);
input A1, A2, A3, B1, B2;
output Z;
and (I0_out, B1, B2);
and (I2_out, A1, A2, A3);
or (Z, I0_out, I2_out);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(B1 => Z) = (0, 0);
(B2 => Z) = (0, 0);
endspecify
endmodule
| 6.536923 |
module AO32D4GHVT (
A1,
A2,
A3,
B1,
B2,
Z
);
input A1, A2, A3, B1, B2;
output Z;
and (I0_out, B1, B2);
and (I2_out, A1, A2, A3);
or (Z, I0_out, I2_out);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(B1 => Z) = (0, 0);
(B2 => Z) = (0, 0);
endspecify
endmodule
| 6.685085 |
module AOI21D1GHVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
and (I0_out, A1, A2);
or (I1_out, I0_out, B);
not (ZN, I1_out);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.582781 |
module AOI21D2GHVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
and (I0_out, A1, A2);
or (I1_out, I0_out, B);
not (ZN, I1_out);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.572622 |
module AOI21D4GHVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
and (I0_out, A1, A2);
or (I1_out, I0_out, B);
not (ZN, I1_out);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.780559 |
module AOI22D2GHVT (
A1,
A2,
B1,
B2,
ZN
);
input A1, A2, B1, B2;
output ZN;
and (I0_out, A1, A2);
and (I1_out, B1, B2);
or (I2_out, I0_out, I1_out);
not (ZN, I2_out);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.542336 |
module AOI22D4GHVT (
A1,
A2,
B1,
B2,
ZN
);
input A1, A2, B1, B2;
output ZN;
and (I0_out, A1, A2);
and (I1_out, B1, B2);
or (I2_out, I0_out, I1_out);
not (ZN, I2_out);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.527051 |
module AOI31D0GHVT (
A1,
A2,
A3,
B,
ZN
);
input A1, A2, A3, B;
output ZN;
and (I1_out, A1, A2, A3);
or (I2_out, I1_out, B);
not (ZN, I2_out);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.814856 |
module AOI31D1GHVT (
A1,
A2,
A3,
B,
ZN
);
input A1, A2, A3, B;
output ZN;
and (I1_out, A1, A2, A3);
or (I2_out, I1_out, B);
not (ZN, I2_out);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.952473 |
module AOI31D2GHVT (
A1,
A2,
A3,
B,
ZN
);
input A1, A2, A3, B;
output ZN;
and (I1_out, A1, A2, A3);
or (I2_out, I1_out, B);
not (ZN, I2_out);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.981699 |
module AOI31D4GHVT (
A1,
A2,
A3,
B,
ZN
);
input A1, A2, A3, B;
output ZN;
and (I1_out, A1, A2, A3);
or (I2_out, I1_out, B);
not (ZN, I2_out);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 7.127054 |
module AOI32D0GHVT (
A1,
A2,
A3,
B1,
B2,
ZN
);
input A1, A2, A3, B1, B2;
output ZN;
and (I1_out, A1, A2, A3);
and (I2_out, B1, B2);
or (I3_out, I1_out, I2_out);
not (ZN, I3_out);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.533759 |
module AOI32D1GHVT (
A1,
A2,
A3,
B1,
B2,
ZN
);
input A1, A2, A3, B1, B2;
output ZN;
and (I1_out, A1, A2, A3);
and (I2_out, B1, B2);
or (I3_out, I1_out, I2_out);
not (ZN, I3_out);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.74527 |
module AOI32D2GHVT (
A1,
A2,
A3,
B1,
B2,
ZN
);
input A1, A2, A3, B1, B2;
output ZN;
and (I1_out, A1, A2, A3);
and (I2_out, B1, B2);
or (I3_out, I1_out, I2_out);
not (ZN, I3_out);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.824785 |
module AOI32D4GHVT (
A1,
A2,
A3,
B1,
B2,
ZN
);
input A1, A2, A3, B1, B2;
output ZN;
and (I1_out, A1, A2, A3);
and (I2_out, B1, B2);
or (I3_out, I1_out, I2_out);
not (ZN, I3_out);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.952055 |
module AOI32XD4GHVT (
A1,
A2,
A3,
B1,
B2,
ZN
);
input A1, A2, A3, B1, B2;
output ZN;
and (I1_out, A1, A2, A3);
and (I2_out, B1, B2);
or (I3_out, I1_out, I2_out);
not (ZN, I3_out);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.563048 |
module AOI33D0GHVT (
A1,
A2,
A3,
B1,
B2,
B3,
ZN
);
input A1, A2, A3, B1, B2, B3;
output ZN;
and (I1_out, A1, A2, A3);
and (I3_out, B1, B2, B3);
or (I4_out, I1_out, I3_out);
not (ZN, I4_out);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
(B3 => ZN) = (0, 0);
endspecify
endmodule
| 6.577492 |
module AOI33D1GHVT (
A1,
A2,
A3,
B1,
B2,
B3,
ZN
);
input A1, A2, A3, B1, B2, B3;
output ZN;
and (I1_out, A1, A2, A3);
and (I3_out, B1, B2, B3);
or (I4_out, I1_out, I3_out);
not (ZN, I4_out);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
(B3 => ZN) = (0, 0);
endspecify
endmodule
| 6.796998 |
module AOI33D2GHVT (
A1,
A2,
A3,
B1,
B2,
B3,
ZN
);
input A1, A2, A3, B1, B2, B3;
output ZN;
and (I1_out, A1, A2, A3);
and (I3_out, B1, B2, B3);
or (I4_out, I1_out, I3_out);
not (ZN, I4_out);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
(B3 => ZN) = (0, 0);
endspecify
endmodule
| 6.869549 |
module AOI33D4GHVT (
A1,
A2,
A3,
B1,
B2,
B3,
ZN
);
input A1, A2, A3, B1, B2, B3;
output ZN;
and (I1_out, A1, A2, A3);
and (I3_out, B1, B2, B3);
or (I4_out, I1_out, I3_out);
not (ZN, I4_out);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
(B3 => ZN) = (0, 0);
endspecify
endmodule
| 6.939377 |
module AOI33XD4GHVT (
A1,
A2,
A3,
B1,
B2,
B3,
ZN
);
input A1, A2, A3, B1, B2, B3;
output ZN;
and (I1_out, A1, A2, A3);
and (I3_out, B1, B2, B3);
or (I4_out, I1_out, I3_out);
not (ZN, I4_out);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
(B3 => ZN) = (0, 0);
endspecify
endmodule
| 6.613501 |
module BUFFD12GHVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.707268 |
module BUFFD16GHVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.688189 |
module BUFFD20GHVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.925676 |
module BUFFD24GHVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.66737 |
module BUFFD2GHVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.906523 |
module BUFFD8GHVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.598196 |
module BUFTD0GHVT (
I,
OE,
Z
);
input I, OE;
output Z;
bufif1 (Z, I, OE);
always @(Z) begin
if (!$test$plusargs("bus_conflict_off"))
if ($countdrivers(Z) && (Z === 1'bx)) $display("%t ++BUS CONFLICT++ : %m", $realtime);
end
specify
(I => Z) = (0, 0);
(negedge OE => (Z: I)) = (0, 0);
endspecify
endmodule
| 7.012771 |
module BUFTD12GHVT (
I,
OE,
Z
);
input I, OE;
output Z;
bufif1 (Z, I, OE);
always @(Z) begin
if (!$test$plusargs("bus_conflict_off"))
if ($countdrivers(Z) && (Z === 1'bx)) $display("%t ++BUS CONFLICT++ : %m", $realtime);
end
specify
(I => Z) = (0, 0);
(negedge OE => (Z: I)) = (0, 0);
endspecify
endmodule
| 7.750995 |
module BUFTD16GHVT (
I,
OE,
Z
);
input I, OE;
output Z;
bufif1 (Z, I, OE);
always @(Z) begin
if (!$test$plusargs("bus_conflict_off"))
if ($countdrivers(Z) && (Z === 1'bx)) $display("%t ++BUS CONFLICT++ : %m", $realtime);
end
specify
(I => Z) = (0, 0);
(negedge OE => (Z: I)) = (0, 0);
endspecify
endmodule
| 7.644985 |
module BUFTD1GHVT (
I,
OE,
Z
);
input I, OE;
output Z;
bufif1 (Z, I, OE);
always @(Z) begin
if (!$test$plusargs("bus_conflict_off"))
if ($countdrivers(Z) && (Z === 1'bx)) $display("%t ++BUS CONFLICT++ : %m", $realtime);
end
specify
(I => Z) = (0, 0);
(negedge OE => (Z: I)) = (0, 0);
endspecify
endmodule
| 6.981291 |
module BUFTD20GHVT (
I,
OE,
Z
);
input I, OE;
output Z;
bufif1 (Z, I, OE);
always @(Z) begin
if (!$test$plusargs("bus_conflict_off"))
if ($countdrivers(Z) && (Z === 1'bx)) $display("%t ++BUS CONFLICT++ : %m", $realtime);
end
specify
(I => Z) = (0, 0);
(negedge OE => (Z: I)) = (0, 0);
endspecify
endmodule
| 7.869151 |
module BUFTD24GHVT (
I,
OE,
Z
);
input I, OE;
output Z;
bufif1 (Z, I, OE);
always @(Z) begin
if (!$test$plusargs("bus_conflict_off"))
if ($countdrivers(Z) && (Z === 1'bx)) $display("%t ++BUS CONFLICT++ : %m", $realtime);
end
specify
(I => Z) = (0, 0);
(negedge OE => (Z: I)) = (0, 0);
endspecify
endmodule
| 8.14399 |
module BUFTD2GHVT (
I,
OE,
Z
);
input I, OE;
output Z;
bufif1 (Z, I, OE);
always @(Z) begin
if (!$test$plusargs("bus_conflict_off"))
if ($countdrivers(Z) && (Z === 1'bx)) $display("%t ++BUS CONFLICT++ : %m", $realtime);
end
specify
(I => Z) = (0, 0);
(negedge OE => (Z: I)) = (0, 0);
endspecify
endmodule
| 7.553979 |
module BUFTD3GHVT (
I,
OE,
Z
);
input I, OE;
output Z;
bufif1 (Z, I, OE);
always @(Z) begin
if (!$test$plusargs("bus_conflict_off"))
if ($countdrivers(Z) && (Z === 1'bx)) $display("%t ++BUS CONFLICT++ : %m", $realtime);
end
specify
(I => Z) = (0, 0);
(negedge OE => (Z: I)) = (0, 0);
endspecify
endmodule
| 7.47688 |
module BUFTD4GHVT (
I,
OE,
Z
);
input I, OE;
output Z;
bufif1 (Z, I, OE);
always @(Z) begin
if (!$test$plusargs("bus_conflict_off"))
if ($countdrivers(Z) && (Z === 1'bx)) $display("%t ++BUS CONFLICT++ : %m", $realtime);
end
specify
(I => Z) = (0, 0);
(negedge OE => (Z: I)) = (0, 0);
endspecify
endmodule
| 7.527954 |
module BUFTD6GHVT (
I,
OE,
Z
);
input I, OE;
output Z;
bufif1 (Z, I, OE);
always @(Z) begin
if (!$test$plusargs("bus_conflict_off"))
if ($countdrivers(Z) && (Z === 1'bx)) $display("%t ++BUS CONFLICT++ : %m", $realtime);
end
specify
(I => Z) = (0, 0);
(negedge OE => (Z: I)) = (0, 0);
endspecify
endmodule
| 7.068806 |
module BUFTD8GHVT (
I,
OE,
Z
);
input I, OE;
output Z;
bufif1 (Z, I, OE);
always @(Z) begin
if (!$test$plusargs("bus_conflict_off"))
if ($countdrivers(Z) && (Z === 1'bx)) $display("%t ++BUS CONFLICT++ : %m", $realtime);
end
specify
(I => Z) = (0, 0);
(negedge OE => (Z: I)) = (0, 0);
endspecify
endmodule
| 7.499144 |
module CKBD20GHVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.574885 |
module CKBD24GHVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.558484 |
module CKBD2GHVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.604596 |
module CKBD4GHVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.516507 |
module CKND12GHVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 6.512466 |
module CKND20GHVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 6.774539 |
module CKND24GHVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 6.858045 |
module CKND2GHVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 6.980365 |
module DEL005GHVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.575346 |
module DEL015GHVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.8504 |
module DEL02GHVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 7.110782 |
module DEL0GHVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.587715 |
module DEL1GHVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.668279 |
module DEL2GHVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 7.237731 |
module DEL4GHVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.957565 |
module GAN2D1GHVT (
A1,
A2,
Z
);
input A1, A2;
output Z;
and (Z, A1, A2);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
endspecify
endmodule
| 6.67578 |
module GAN2D2GHVT (
A1,
A2,
Z
);
input A1, A2;
output Z;
and (Z, A1, A2);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
endspecify
endmodule
| 6.791716 |
module GAOI21D1GHVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
and (I0_out, A1, A2);
or (I1_out, I0_out, B);
not (ZN, I1_out);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.566175 |
module GAOI21D2GHVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
and (I0_out, A1, A2);
or (I1_out, I0_out, B);
not (ZN, I1_out);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.547277 |
module GBUFFD2GHVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.78429 |
module GINVD2GHVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 6.991214 |
module GINVD8GHVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 6.549186 |
module GND2D2GHVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nand (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.505696 |
module GND3D2GHVT (
A1,
A2,
A3,
ZN
);
input A1, A2, A3;
output ZN;
nand (ZN, A1, A2, A3);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
endspecify
endmodule
| 6.523085 |
module GNR2D1GHVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.911269 |
module GNR2D2GHVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 7.108875 |
module GNR3D1GHVT (
A1,
A2,
A3,
ZN
);
input A1, A2, A3;
output ZN;
nor (ZN, A1, A2, A3);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
endspecify
endmodule
| 6.593054 |
module GNR3D2GHVT (
A1,
A2,
A3,
ZN
);
input A1, A2, A3;
output ZN;
nor (ZN, A1, A2, A3);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
endspecify
endmodule
| 6.673846 |
module GOAI21D1GHVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
or (A, A1, A2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.709451 |
module GOAI21D2GHVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
or (A, A1, A2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.793168 |
module GOR2D1GHVT (
A1,
A2,
Z
);
input A1, A2;
output Z;
or (Z, A1, A2);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
endspecify
endmodule
| 6.843363 |
module GOR2D2GHVT (
A1,
A2,
Z
);
input A1, A2;
output Z;
or (Z, A1, A2);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
endspecify
endmodule
| 6.914252 |
module IAO21D4GHVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
not (A1N, A1);
not (A2N, A2);
and (A, A1N, A2N);
nor (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.666106 |
module INVD12GHVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 6.878439 |
module INVD16GHVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 7.036685 |
module INVD20GHVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 7.145364 |
module INVD24GHVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 7.221084 |
module INVD2GHVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 7.16765 |
module INVD4GHVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 6.781986 |
module INVD6GHVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 6.502183 |
module INVD8GHVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 6.702856 |
module IOA21D0GHVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
not (A1N, A1);
not (A2N, A2);
or (A, A1N, A2N);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.723036 |
module IOA21D1GHVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
not (A1N, A1);
not (A2N, A2);
or (A, A1N, A2N);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.889221 |
module IOA21D2GHVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
not (A1N, A1);
not (A2N, A2);
or (A, A1N, A2N);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.912836 |
module IOA21D4GHVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
not (A1N, A1);
not (A2N, A2);
or (A, A1N, A2N);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 7.063405 |
module IOA22D1GHVT (
A1,
A2,
B1,
B2,
ZN
);
input A1, A2, B1, B2;
output ZN;
not (A1N, A1);
not (A2N, A2);
or (A, A1N, A2N);
or (B, B1, B2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.556856 |
module IOA22D2GHVT (
A1,
A2,
B1,
B2,
ZN
);
input A1, A2, B1, B2;
output ZN;
not (A1N, A1);
not (A2N, A2);
or (A, A1N, A2N);
or (B, B1, B2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.635765 |
module IOA22D4GHVT (
A1,
A2,
B1,
B2,
ZN
);
input A1, A2, B1, B2;
output ZN;
not (A1N, A1);
not (A2N, A2);
or (A, A1N, A2N);
or (B, B1, B2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.646122 |
module MAOI22D4GHVT (
A1,
A2,
B1,
B2,
ZN
);
input A1, A2, B1, B2;
output ZN;
and (A, A1, A2);
nor (B, B1, B2);
nor (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.52306 |
module ND4D4GHVT (
A1,
A2,
A3,
A4,
ZN
);
input A1, A2, A3, A4;
output ZN;
nand (ZN, A1, A2, A3, A4);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(A4 => ZN) = (0, 0);
endspecify
endmodule
| 6.525414 |
module NR2D1GHVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.624031 |
module NR2D2GHVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.84315 |
module NR2D3GHVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.53853 |
module NR2D4GHVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.903039 |
module NR2XD1GHVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.623376 |
Subsets and Splits
No community queries yet
The top public SQL queries from the community will appear here once available.