code stringlengths 35 6.69k | score float64 6.5 11.5 |
|---|---|
module BUFTD4HVT (
I,
OE,
Z
);
input I, OE;
output Z;
bufif1 (Z, I, OE);
always @(Z) begin
if (!$test$plusargs("bus_conflict_off"))
if ($countdrivers(Z) && (Z === 1'bx)) $display("%t ++BUS CONFLICT++ : %m", $realtime);
end
specify
(I => Z) = (0, 0);
(OE => Z) = (0, 0, 0, 0, 0, 0);
endspecify
endmodule
| 7.741798 |
module BUFTD6HVT (
I,
OE,
Z
);
input I, OE;
output Z;
bufif1 (Z, I, OE);
always @(Z) begin
if (!$test$plusargs("bus_conflict_off"))
if ($countdrivers(Z) && (Z === 1'bx)) $display("%t ++BUS CONFLICT++ : %m", $realtime);
end
specify
(I => Z) = (0, 0);
(OE => Z) = (0, 0, 0, 0, 0, 0);
endspecify
endmodule
| 7.015605 |
module BUFTD8HVT (
I,
OE,
Z
);
input I, OE;
output Z;
bufif1 (Z, I, OE);
always @(Z) begin
if (!$test$plusargs("bus_conflict_off"))
if ($countdrivers(Z) && (Z === 1'bx)) $display("%t ++BUS CONFLICT++ : %m", $realtime);
end
specify
(I => Z) = (0, 0);
(OE => Z) = (0, 0, 0, 0, 0, 0);
endspecify
endmodule
| 7.291691 |
module CKAN2D1HVT (
A1,
A2,
Z
);
input A1, A2;
output Z;
and (Z, A1, A2);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
endspecify
endmodule
| 6.589865 |
module CKAN2D2HVT (
A1,
A2,
Z
);
input A1, A2;
output Z;
and (Z, A1, A2);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
endspecify
endmodule
| 6.860829 |
module CKAN2D4HVT (
A1,
A2,
Z
);
input A1, A2;
output Z;
and (Z, A1, A2);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
endspecify
endmodule
| 6.737858 |
module CKAN2D8HVT (
A1,
A2,
Z
);
input A1, A2;
output Z;
and (Z, A1, A2);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
endspecify
endmodule
| 6.510236 |
module CKBD24HVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.50775 |
module CKBD4HVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.715211 |
module CKND2HVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 6.720705 |
module CKND20HVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 6.638319 |
module CKND24HVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 6.689342 |
module CKND2D4HVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nand (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.64988 |
module DEL0HVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.727404 |
module DEL005HVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.546448 |
module DEL01HVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.537818 |
module DEL015HVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.914489 |
module DEL02HVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 7.176463 |
module DEL1HVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.702888 |
module DEL2HVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 7.338227 |
module DEL4HVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 7.322949 |
module DFND4HVT (D, CPN, Q, QN);
input D, CPN;
output Q, QN;
reg notifier;
`ifdef NTC // Reserve for NTC.
wire D_d, CPN_d ;
pullup (CDN);
pullup (SDN);
not (CP, CPN_d);
tsmc_dff (Q_buf, D_d, CP, CDN, SDN, notifier);
buf (Q, Q_buf);
not (QN, Q_buf);
`else // Reserve for non NTC.
pullup (CDN);
pullup (SDN);
not (CP, CPN);
tsmc_dff (Q_buf, D, CP, CDN, SDN, notifier);
buf (Q, Q_buf);
not (QN, Q_buf);
`endif
specify
(negedge CPN => (Q +: D))=(0, 0);
(negedge CPN => (QN -: D))=(0, 0);
$width(posedge CPN, 0, 0, notifier);
$width(negedge CPN, 0, 0, notifier);
`ifdef NTC // Reserve for NTC.
$setuphold(negedge CPN, posedge D , 0, 0, notifier, , ,CPN_d, D_d);
$setuphold(negedge CPN, negedge D , 0, 0, notifier, , ,CPN_d, D_d);
`else // Reserve for non NTC.
$setuphold(negedge CPN, posedge D , 0, 0, notifier);
$setuphold(negedge CPN, negedge D , 0, 0, notifier);
`endif
endspecify
endmodule
| 6.86387 |
module GAN2D1HVT (
A1,
A2,
Z
);
input A1, A2;
output Z;
and (Z, A1, A2);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
endspecify
endmodule
| 7.003997 |
module GAN2D2HVT (
A1,
A2,
Z
);
input A1, A2;
output Z;
and (Z, A1, A2);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
endspecify
endmodule
| 7.196438 |
module GAOI21D1HVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
and (A, A1, A2);
nor (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.682491 |
module GAOI21D2HVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
and (A, A1, A2);
nor (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.647312 |
module GAOI22D1HVT (
A1,
A2,
B1,
B2,
ZN
);
input A1, A2, B1, B2;
output ZN;
and (A, A1, A2);
and (B, B1, B2);
nor (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.504832 |
module GBUFFD2HVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.924274 |
module GBUFFD4HVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.556461 |
module GINVD2HVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 7.011316 |
module GND2D2HVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nand (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.582239 |
module GND2D4HVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nand (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.576076 |
module GND3D2HVT (
A1,
A2,
A3,
ZN
);
input A1, A2, A3;
output ZN;
nand (ZN, A1, A2, A3);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
endspecify
endmodule
| 6.563393 |
module GNR2D1HVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.977514 |
module GNR2D2HVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 7.297795 |
module GNR3D1HVT (
A1,
A2,
A3,
ZN
);
input A1, A2, A3;
output ZN;
nor (ZN, A1, A2, A3);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
endspecify
endmodule
| 6.601761 |
module GNR3D2HVT (
A1,
A2,
A3,
ZN
);
input A1, A2, A3;
output ZN;
nor (ZN, A1, A2, A3);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
endspecify
endmodule
| 6.752191 |
module GOAI21D1HVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
or (A, A1, A2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.571847 |
module GOAI21D2HVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
or (A, A1, A2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.635925 |
module GOR2D1HVT (
A1,
A2,
Z
);
input A1, A2;
output Z;
or (Z, A1, A2);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
endspecify
endmodule
| 7.035727 |
module GOR2D2HVT (
A1,
A2,
Z
);
input A1, A2;
output Z;
or (Z, A1, A2);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
endspecify
endmodule
| 7.189381 |
module IAO21D4HVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
not (A1N, A1);
not (A2N, A2);
and (A, A1N, A2N);
nor (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.606523 |
module INR2XD2HVT (
A1,
B1,
ZN
);
input A1, B1;
output ZN;
not (A1N, A1);
nor (ZN, A1N, B1);
specify
(A1 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
endspecify
endmodule
| 6.50012 |
module INVD12HVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 6.939908 |
module INVD16HVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 7.028526 |
module INVD2HVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 7.142607 |
module INVD20HVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 7.150751 |
module INVD24HVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 7.092979 |
module INVD4HVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 7.009863 |
module INVD8HVT (
I,
ZN
);
input I;
output ZN;
not (ZN, I);
specify
(I => ZN) = (0, 0);
endspecify
endmodule
| 6.549479 |
module IOA21D1HVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
not (A1N, A1);
not (A2N, A2);
or (A, A1N, A2N);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.622611 |
module IOA21D2HVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
not (A1N, A1);
not (A2N, A2);
or (A, A1N, A2N);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.669863 |
module IOA21D4HVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
not (A1N, A1);
not (A2N, A2);
or (A, A1N, A2N);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.9097 |
module IOA22D2HVT (
A1,
A2,
B1,
B2,
ZN
);
input A1, A2, B1, B2;
output ZN;
not (A1N, A1);
not (A2N, A2);
or (A, A1N, A2N);
or (B, B1, B2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.568614 |
module IOA22D4HVT (
A1,
A2,
B1,
B2,
ZN
);
input A1, A2, B1, B2;
output ZN;
not (A1N, A1);
not (A2N, A2);
or (A, A1N, A2N);
or (B, B1, B2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.724693 |
module ISOHID2HVT (
ISO,
I,
Z
);
input ISO, I;
output Z;
or (Z, I, ISO);
specify
(ISO => Z) = (0, 0);
(I => Z) = (0, 0);
endspecify
endmodule
| 6.894365 |
module ISOLOD2HVT (
ISO,
I,
Z
);
input ISO, I;
output Z;
not (ISO1, ISO);
nand (Z1, ISO1, I);
not (Z, Z1);
specify
(ISO => Z) = (0, 0);
(I => Z) = (0, 0);
endspecify
endmodule
| 6.735851 |
module LVLHLD2HVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.821431 |
module LVLHLD4HVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.557343 |
module LVLLHD2HVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.888609 |
module LVLLHD4HVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.589889 |
module LVLLHD8HVT (
I,
Z
);
input I;
output Z;
buf (Z, I);
specify
(I => Z) = (0, 0);
endspecify
endmodule
| 6.519777 |
module MAOI22D4HVT (
A1,
A2,
B1,
B2,
ZN
);
input A1, A2, B1, B2;
output ZN;
and (A, A1, A2);
nor (B, B1, B2);
nor (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.501091 |
module MUX2D4HVT (
I0,
I1,
S,
Z
);
input I0, I1, S;
output Z;
tsmc_mux(
Z_buf, I0, I1, S
);
buf (Z, Z_buf);
specify
(I0 => Z) = (0, 0);
(I1 => Z) = (0, 0);
ifnone (S => Z) = (0, 0);
if (I0 == 1'b0 && I1 == 1'b1) (S => Z) = (0, 0);
if (I0 == 1'b1 && I1 == 1'b0) (S => Z) = (0, 0);
endspecify
endmodule
| 6.717731 |
module ND4D4HVT (
A1,
A2,
A3,
A4,
ZN
);
input A1, A2, A3, A4;
output ZN;
nand (ZN, A1, A2, A3, A4);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(A4 => ZN) = (0, 0);
endspecify
endmodule
| 6.50936 |
module NR2D0HVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.511931 |
module NR2D1HVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.740711 |
module NR2D2HVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.956052 |
module NR2D3HVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.552576 |
module NR2D4HVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.974374 |
module NR2D8HVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.515878 |
module NR2XD0HVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.5143 |
module NR2XD1HVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.777108 |
module NR2XD2HVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.992835 |
module NR2XD3HVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.514052 |
module NR2XD4HVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.819862 |
module NR2XD8HVT (
A1,
A2,
ZN
);
input A1, A2;
output ZN;
nor (ZN, A1, A2);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
endspecify
endmodule
| 6.628744 |
module NR3D4HVT (
A1,
A2,
A3,
ZN
);
input A1, A2, A3;
output ZN;
nor (ZN, A1, A2, A3);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
endspecify
endmodule
| 6.612224 |
module NR4D0HVT (
A1,
A2,
A3,
A4,
ZN
);
input A1, A2, A3, A4;
output ZN;
nor (ZN, A1, A2, A3, A4);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(A4 => ZN) = (0, 0);
endspecify
endmodule
| 6.559295 |
module NR4D1HVT (
A1,
A2,
A3,
A4,
ZN
);
input A1, A2, A3, A4;
output ZN;
nor (ZN, A1, A2, A3, A4);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(A4 => ZN) = (0, 0);
endspecify
endmodule
| 6.85387 |
module NR4D2HVT (
A1,
A2,
A3,
A4,
ZN
);
input A1, A2, A3, A4;
output ZN;
nor (ZN, A1, A2, A3, A4);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(A4 => ZN) = (0, 0);
endspecify
endmodule
| 6.836649 |
module NR4D3HVT (
A1,
A2,
A3,
A4,
ZN
);
input A1, A2, A3, A4;
output ZN;
nor (ZN, A1, A2, A3, A4);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(A4 => ZN) = (0, 0);
endspecify
endmodule
| 6.705465 |
module NR4D4HVT (
A1,
A2,
A3,
A4,
ZN
);
input A1, A2, A3, A4;
output ZN;
nor (ZN, A1, A2, A3, A4);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(A4 => ZN) = (0, 0);
endspecify
endmodule
| 6.932466 |
module OA21D4HVT (
A1,
A2,
B,
Z
);
input A1, A2, B;
output Z;
or (A, A1, A2);
and (Z, A, B);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(B => Z) = (0, 0);
endspecify
endmodule
| 6.54066 |
module OA22D2HVT (
A1,
A2,
B1,
B2,
Z
);
input A1, A2, B1, B2;
output Z;
or (A, A1, A2);
or (B, B1, B2);
and (Z, A, B);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(B1 => Z) = (0, 0);
(B2 => Z) = (0, 0);
endspecify
endmodule
| 6.537166 |
module OA22D4HVT (
A1,
A2,
B1,
B2,
Z
);
input A1, A2, B1, B2;
output Z;
or (A, A1, A2);
or (B, B1, B2);
and (Z, A, B);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(B1 => Z) = (0, 0);
(B2 => Z) = (0, 0);
endspecify
endmodule
| 6.599596 |
module OA31D4HVT (
A1,
A2,
A3,
B,
Z
);
input A1, A2, A3, B;
output Z;
or (A, A1, A2, A3);
and (Z, A, B);
specify
(A1 => Z) = (0, 0);
(A2 => Z) = (0, 0);
(A3 => Z) = (0, 0);
(B => Z) = (0, 0);
endspecify
endmodule
| 6.602258 |
module OAI21D1HVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
or (A, A1, A2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.587655 |
module OAI21D2HVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
or (A, A1, A2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.583094 |
module OAI21D4HVT (
A1,
A2,
B,
ZN
);
input A1, A2, B;
output ZN;
or (A, A1, A2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.688856 |
module OAI22D1HVT (
A1,
A2,
B1,
B2,
ZN
);
input A1, A2, B1, B2;
output ZN;
or (A, A1, A2);
or (B, B1, B2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.512632 |
module OAI22D2HVT (
A1,
A2,
B1,
B2,
ZN
);
input A1, A2, B1, B2;
output ZN;
or (A, A1, A2);
or (B, B1, B2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.563577 |
module OAI22D4HVT (
A1,
A2,
B1,
B2,
ZN
);
input A1, A2, B1, B2;
output ZN;
or (A, A1, A2);
or (B, B1, B2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.681817 |
module OAI31D0HVT (
A1,
A2,
A3,
B,
ZN
);
input A1, A2, A3, B;
output ZN;
or (A, A1, A2, A3);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.571837 |
module OAI31D1HVT (
A1,
A2,
A3,
B,
ZN
);
input A1, A2, A3, B;
output ZN;
or (A, A1, A2, A3);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.747091 |
module OAI31D2HVT (
A1,
A2,
A3,
B,
ZN
);
input A1, A2, A3, B;
output ZN;
or (A, A1, A2, A3);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.747307 |
module OAI31D4HVT (
A1,
A2,
A3,
B,
ZN
);
input A1, A2, A3, B;
output ZN;
or (A, A1, A2, A3);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B => ZN) = (0, 0);
endspecify
endmodule
| 6.955919 |
module OAI32D1HVT (
A1,
A2,
A3,
B1,
B2,
ZN
);
input A1, A2, A3, B1, B2;
output ZN;
or (A, A1, A2, A3);
or (B, B1, B2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.57058 |
module OAI32D2HVT (
A1,
A2,
A3,
B1,
B2,
ZN
);
input A1, A2, A3, B1, B2;
output ZN;
or (A, A1, A2, A3);
or (B, B1, B2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.637792 |
module OAI32D4HVT (
A1,
A2,
A3,
B1,
B2,
ZN
);
input A1, A2, A3, B1, B2;
output ZN;
or (A, A1, A2, A3);
or (B, B1, B2);
nand (ZN, A, B);
specify
(A1 => ZN) = (0, 0);
(A2 => ZN) = (0, 0);
(A3 => ZN) = (0, 0);
(B1 => ZN) = (0, 0);
(B2 => ZN) = (0, 0);
endspecify
endmodule
| 6.742366 |
Subsets and Splits
No community queries yet
The top public SQL queries from the community will appear here once available.