docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "rtx", "rx_maybe_pidify_operand", "(", "rtx", "op", ",", "int", "copy_to_reg", ")", "{", "if", "(", "rx_pid_data_operand", "(", "op", ")", "==", "PID_UNENCODED", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "MEM", ")", "{", "rtx", "a",...	[ "Maybe", "convert", "an", "operand", "into", "its", "PID", "format", "." ]	[ "rx", "0" ]	rx	rx_maybe_pidify_operand	rx	CPU	GCC	800	102	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ",", "const", "TargetRe...	[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]	[ "X86", "X86", "X86::MOV32r0", "X86::MOV32ri", "0", "0", "0" ]	X86InstrInfo103	reMaterialize	X86	CPU	LLVM	801	158	1	[]
[ "<s>", "bool", "shouldFormOverflowOp", "(", "unsigned", "Opcode", ",", "EVT", "VT", ",", "bool", "MathUsed", ")", "const", "override", "{", "return", "TargetLowering", "::", "shouldFormOverflowOp", "(", "Opcode", ",", "VT", ",", "true", ")", ";", "}", "</s>"...	[ "Overflow", "nodes", "should", "get", "combined/lowered", "to", "optimal", "instructions", "(", "they", "should", "allow", "eliminating", "explicit", "compares", "by", "getting", "flags", "from", "math", "ops", ")", "." ]	[ "SystemZ" ]	SystemZISelLowering41	shouldFormOverflowOp	SystemZ	CPU	LLVM	802	28	1	[]
[ "<s>", "virtual", "const", "ARCompactRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "ARCompact", "ARC" ]	ARCompactTargetMachine	getRegisterInfo	ARCompact	MPU	LLVM	803	18	1	[]
[ "<s>", "void", "RISCVPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createRISCVMergeBaseOffsetOptPass", "(", ")", ")", ";", "addPass", "(", "createRISCVCoreVHwlpBlocksPass", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV" ]	RISCVTargetMachine2	addPreRegAlloc	RISCV	CPU	LLVM	804	22	1	[]
[ "<s>", "bool", "IA64AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "this", "->", "MF", "=", "&", "MF", ";", "SetupMachineFunction", "(", "MF", ")", ";", "O", "<<", "\"\\n\\n\"", ";", "EmitConstantPool", "(", "MF", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "IA64", "IA64", "\"\\n\\n\"", "5", "\"\\t.global\\t\"", "\"\\t.type\\t\"", "\", @function\\n\"", "\":\\n\"" ]	IA64AsmPrinter	runOnMachineFunction	IA64	CPU	LLVM	805	187	1	[]
[ "<s>", "unsigned", "PIC16RegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "llvm_unreachable", "(", "\"PIC16 Does not have any return address register\"", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]	[ "PIC16", "PIC16", "\"PIC16 Does not have any return address register\"", "0" ]	PIC16RegisterInfo	getRARegister	PIC16	MPU	LLVM	806	17	1	[]
[ "<s>", "bool", "Emitter", "<", "CodeEmitter", ">", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ";", "MCE", ".", "setModuleInfo", "(", "MMI", ")", ";", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "\"JITTing function '\"", "\"'\\n\"", "X86::MOVPC32r", "X86::POP32r" ]	X86CodeEmitter10	runOnMachineFunction	X86	CPU	LLVM	807	236	1	[]
[ "<s>", "void", "PPCPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createPPCExpandISELPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCEarlyReturnPass", "(", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC" ]	PPCTargetMachine15	addPreEmitPass	PowerPC	CPU	LLVM	808	43	1	[]
[ "<s>", "bool", "MOSFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "MOS", "MOS", "MOS", "MOS", "MOS::GPRRegClass", "MOS::AcRegClass", "MOS::PL" ]	MOSFrameLowering	restoreCalleeSavedRegisters	MOS	MPU	LLVM	809	370	1	[]
[ "<s>", "static", "void", "emit_unlikely_jump", "(", "rtx", "cond", ",", "rtx", "label", ")", "{", "int", "very_unlikely", "=", "REG_BR_PROB_BASE", "/", "100", "-", "1", ";", "rtx", "x", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "cond", ...	[ "Mark", "the", "previous", "jump", "instruction", "as", "unlikely", "." ]	[ "alpha", "100", "1" ]	alpha5	emit_unlikely_jump	alpha	MPU	GCC	810	58	1	[]
[ "<s>", "bool", "WebAssemblyInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool"...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly::BR_IF", "1", "0", "WebAssembly::BR_UNLESS", "1", "0", "WebAssembly::BR", "0", "0" ]	WebAssemblyInstrInfo11	analyzeBranch	WebAssembly	Virtual ISA	LLVM	811	257	1	[]
[ "<s>", "static", "int", "ix86_sched_reorder", "(", "FILE", "", "dump", ",", "int", "sched_verbose", ",", "rtx_insn", "", "", "ready", ",", "int", "", "pn_ready", ",", "int", "clock_var", ")", "{", "int", "issue_rate", "=", "-", "1", ";", "int", "n_...	[ "Perform", "possible", "reodering", "of", "ready", "list", "for", "Atom/Silvermont", "only", ".", "Return", "issue", "rate", "." ]	[ "i386", "1", "1", "1", "0", "1", "\";;\\tatom sched_reorder: put %d insn on top\\n\"", "1", "1", "1", "0", "1", "\";;\\tslm sched_reorder: swap %d and %d insns\\n\"", "1", "2", "1", "1", "2", "2" ]	i3864	ix86_sched_reorder	i386	CPU	GCC	812	259	1	[]
[ "<s>", "static", "void", "loongarch_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "x", ")", "{", "struct", "loongarch_address_info", "addr", ";", "if", "(", "loongarch_classify_address", "(", "&", "addr", ",", "x", ",", "wo...	[ "Implement", "TARGET_PRINT_OPERAND_ADDRESS", "." ]	[ "loongarch", "\"%s,\"", "0", "\"%s,%s\"", "\"%s,\"" ]	loongarch	loongarch_print_operand_address	loongarch	CPU	GCC	813	164	1	[]
[ "<s>", "SDValue", "F2003fTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "F2003f", "F2003f", "ISD::OutputArg", "16", "F2003f", "4", "1", "0", "\"Can only return in registers!\"", "1", "0", "F2003fISD::DOSNUD", "MVT::Other" ]	F2003fISelLowering	LowerReturn	F2003f	CPU	LLVM	814	237	1	[]
[ "<s>", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "override", "{", "if", "(", "isIndirectJump", "(", "Inst", ")", ")", "{", "if", "(", "PendingCall", ")", "report_fatal_error", "(", "\"...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Mips", "\"Dangerous instruction in branch delay slot!\"", "\"Dangerous instruction in branch delay slot!\"", "\"Dangerous instruction in branch delay slot!\"", "1", "Mips", "Mips", "Mips" ]	MipsNaClELFStreamer10	EmitInstruction	Mips	CPU	LLVM	815	251	1	[]
[ "<s>", "void", "rs6000_xcoff_asm_output_aligned_decl_common", "(", "FILE", "", "stream", ",", "tree", "decl", "ATTRIBUTE_UNUSED", ",", "const", "char", "", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", ")", "{", "unsigned", ...	[ "Output", "assembly", "language", "to", "define", "a", "symbol", "as", "COMMON", "from", "a", "DECL", ",", "possibly", "with", "visibility", "." ]	[ "rs6000", "2", "0", "32", "4", "3", "\"\\t.csect \"", "\",%u\\n\"", "1", "\"\\t.comm %s,\"", "\",%u\"", "\"\\t.lcomm %s,\"", "\",%s,%u\\n\"" ]	rs6000	rs6000_xcoff_asm_output_aligned_decl_common	rs6000	CPU	GCC	816	246	1	[]
[ "<s>", "static", "int", "aarch64_reassociation_width", "(", "unsigned", "opc", ",", "machine_mode", "mode", ")", "{", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "return", "aarch64_tune_params", ".", "vec_reassoc_width", ";", "if", "(", "INTEGRAL_MODE_P", ...	[ "Return", "the", "reassociation", "width", "of", "treeop", "OPC", "with", "mode", "MODE", "." ]	[ "aarch64", "1" ]	aarch64	aarch64_reassociation_width	aarch64	CPU	GCC	817	55	1	[]
[ "<s>", "const", "uint16_t", "*", "X86TargetLowering", "::", "getScratchRegisters", "(", "CallingConv", "::", "ID", ")", "const", "{", "static", "const", "uint16_t", "ScratchRegs", "[", "]", "=", "{", "X86", "::", "R11", ",", "0", "}", ";", "return", "Scrat...	[ "Returns", "a", "0", "terminated", "array", "of", "registers", "that", "can", "be", "safely", "used", "as", "scratch", "registers", "." ]	[ "X86", "X86", "X86::R11", "0" ]	X86ISelLowering (2)1	getScratchRegisters	X86	CPU	LLVM	818	32	1	[]
[ "<s>", "bool", "hasLowDefLatency", "(", "const", "TargetSchedModel", "&", "SchedModel", ",", "const", "MachineInstr", "*", "DefMI", ",", "unsigned", "DefIdx", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Compute", "operand", "latency", "of", "a", "def", "of", "'Reg", "'", "." ]	[ "PowerPC" ]	PPCInstrInfo (2)4	hasLowDefLatency	PowerPC	CPU	LLVM	819	23	1	[]
[ "<s>", "bool", "shouldInsertFencesForAtomic", "(", "const", "Instruction", "*", "I", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Helper", "functions", "for", "atomic", "operations", "." ]	[ "XCore" ]	XCoreISelLowering (2)1	shouldInsertFencesForAtomic	XCore	MPU	LLVM	820	15	1	[]
[ "<s>", "static", "int", "mt_arg_partial_bytes", "(", "CUMULATIVE_ARGS", "", "pcum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "cum", "=", "", "pcum", ";", "int", "words", ";", "if...	[ "Implement", "hook", "TARGET_ARG_PARTIAL_BYTES", ".", "Returns", "the", "number", "of", "bytes", "at", "the", "beginning", "of", "an", "argument", "that", "must", "be", "put", "in", "registers", ".", "The", "value", "must", "be", "zero", "for", "arguments", ...	[ "mt", "1", "1", "\"function_arg_partial_nregs = %d\\n\"", "0" ]	mt	mt_arg_partial_bytes	mt	CPU	GCC	821	132	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "assert", "(", "Pred", ".", "size", "(", ")", "==", "2", "&&", "\"Invalid condition\"", "...	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "SystemZ", "SystemZ", "2", "\"Invalid condition\"", "0", "1", "0", "15", "\"Invalid predicate\"", "SystemZ::Trap", "SystemZ::CondTrap", "SystemZ::CC", "SystemZ::Return", "SystemZ::CondReturn", "SystemZ::CC", "SystemZ::CallJG", "0", "1", "1", "0", "SystemZ::CallBRCL", "Syste...	SystemZInstrInfo26	PredicateInstruction	SystemZ	CPU	LLVM	822	406	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"FISC Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "FISC", "\"FISC Assembly Printer\"" ]	FISCAsmPrinter	getPassName	FISC	CPU	LLVM	823	13	1	[]
[ "<s>", "void", "riscv_d_target_versions", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "d_add_builtin_version", "(", "\"RISCV64\"", ")", ";", "else", "d_add_builtin_version", "(", "\"RISCV32\"", ")", ";", "if", "(", "TARGET_HARD_FLOAT", ")", "d_add_built...	[ "Implement", "TARGET_D_CPU_VERSIONS", "for", "RISC-V", "targets", "." ]	[ "riscv", "\"RISCV64\"", "\"RISCV32\"", "\"D_HardFloat\"", "\"D_SoftFloat\"" ]	riscv-d	riscv_d_target_versions	riscv	CPU	GCC	824	37	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "AARCH64_VECTOR_BY_ELEMENT_OPT_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64" ]	AArch64SIMDInstrOpt (2)	getPassName	AArch64	CPU	LLVM	825	11	1	[]
[ "<s>", "const", "VESubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "VE", "VE" ]	VETargetMachine	getSubtargetImpl	VE	CPU	LLVM	826	17	1	[]
[ "<s>", "const", "char", "*", "TMS320C64XLowering", "::", "getTargetNodeName", "(", "unsigned", "op", ")", "const", "{", "switch", "(", "op", ")", "{", "default", ":", "return", "NULL", ";", "case", "TMSISD", "::", "BRCOND", ":", "return", "\"TMSISD::BRCOND\"...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "TMS320C64X", "TMS320C64X", "TMSISD::BRCOND", "\"TMSISD::BRCOND\"", "TMSISD::CALL", "\"TMSISD::CALL\"", "TMSISD::CMPEQ", "\"TMSISD::CMPEQ\"", "TMSISD::CMPNE", "\"TMSISD::CMPNE\"", "TMSISD::CMPGT", "\"TMSISD::CMPGT\"", "TMSISD::CMPGTU", "\"TMSISD::CMPGTU\"", "TMSISD::CMPLT", "\"TMSISD::...	TMS320C64XLowering	getTargetNodeName	TMS320C64X	VLIW	LLVM	827	136	1	[]
[ "<s>", "CCAssignFn", "*", "AArch64TargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "report_fatal_error", "(", "\"Unsupported calling convent...	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "AArch64", "AArch64", "\"Unsupported calling convention.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64ISelLowering (2)2	CCAssignFnForCall	AArch64	CPU	LLVM	828	158	1	[]
[ "<s>", "bool", "Thumb2InstrInfo", "::", "isLegalToSplitMBBAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "while", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "++", "MBBI", ";", "if...	[ "Return", "true", "if", "it", "'s", "legal", "to", "split", "the", "given", "basic", "block", "at", "the", "specified", "instruction", "(", "i.e", "." ]	[ "ARM", "0", "ARMCC::AL" ]	Thumb2InstrInfo2	isLegalToSplitMBBAt	ARM	CPU	LLVM	829	62	1	[]
[ "<s>", "bool", "ARMConstantPoolValue", "::", "hasSameValue", "(", "ARMConstantPoolValue", "*", "ACPV", ")", "{", "if", "(", "ACPV", "->", "Kind", "==", "Kind", "&&", "ACPV", "->", "PCAdjust", "==", "PCAdjust", "&&", "ACPV", "->", "Modifier", "==", "Modifier"...	[ "hasSameValue", "-", "Return", "true", "if", "this", "ARM", "constpool", "value", "can", "share", "the", "same", "constantpool", "entry", "as", "another", "ARM", "constpool", "value", "." ]	[ "ARM", "ARM", "ARM", "ARMCP::CPValue", "ARMCP::CPExtSymbol" ]	ARMConstantPoolValue1	hasSameValue	ARM	CPU	LLVM	830	65	1	[]
[ "<s>", "std", "::", "string", "Stack", "::", "toString", "(", ")", "const", "{", "std", "::", "string", "buf", ";", "raw_string_ostream", "os", "(", "buf", ")", ";", "print", "(", "os", ")", ";", "os", ".", "flush", "(", ")", ";", "return", "buf", ...	[ "Convert", "to", "a", "decimal", "representation", "in", "a", "string", "." ]	[ "TVM" ]	TVMStack	toString	TVM	Virtual ISA	LLVM	831	36	1	[]
[ "<s>", "void", "aarch64_remove_extra_call_preserved_regs", "(", "rtx_insn", "", "insn", ",", "HARD_REG_SET", "", "return_set", ")", "{", "if", "(", "aarch64_simd_call_p", "(", "insn", ")", ")", "{", "for", "(", "int", "regno", "=", "0", ";", "regno", "<", ...	[ "Implement", "TARGET_REMOVE_EXTRA_CALL_PRESERVED_REGS", ".", "If", "INSN", "calls", "a", "function", "that", "uses", "the", "SIMD", "ABI", ",", "take", "advantage", "of", "the", "extra", "call-preserved", "registers", "that", "the", "ABI", "provides", "." ]	[ "aarch64", "0" ]	aarch646	aarch64_remove_extra_call_preserved_regs	aarch64	CPU	GCC	832	51	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "OR1K" ]	OR1KAsmParser	isImm	OR1K	CPU	LLVM	833	12	1	[]
[ "<s>", "bool", "aarch64_sve_prefetch_operand_p", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "struct", "aarch64_address_info", "addr", ";", "if", "(", "!", "aarch64_classify_address", "(", "&", "addr", ",", "op", ",", "mode", ",", "false", ")", ...	[ "Return", "true", "if", "OP", "is", "a", "valid", "address", "for", "an", "SVE", "PRF", "[", "BHWD", "]", "instruction", ",", "addressing", "memory", "of", "mode", "MODE", "." ]	[ "aarch64", "0" ]	aarch64	aarch64_sve_prefetch_operand_p	aarch64	CPU	GCC	834	58	1	[]
[ "<s>", "static", "rtx", "pru_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "C...	[ "Implement", "TARGET_EXPAND_BUILTIN", ".", "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'...	[ "pru", "0", "0", "0", "1", "\"bad builtin code\"" ]	pru	pru_expand_builtin	pru	CPU	GCC	835	176	1	[]
[ "<s>", "MCSection", "", "XCoreTargetObjectFile", "::", "getSectionForConstant", "(", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ")", "const", "{", "if", "(", "Kind", ".", "isMergeableConst4", "(", ")", ")", "return", "MergeableConst4Section", ";...	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "XCore", "XCore", "\"Unknown section kind\"" ]	XCoreTargetObjectFile21	getSectionForConstant	XCore	MPU	LLVM	836	72	1	[]
[ "<s>", "static", "bool", "loongarch_index_address_p", "(", "rtx", "addr", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "PLUS", "\|\|", "!", "REG_P", "(", "XEXP", "(", "addr", ",", "0", ")", ")", ...	[ "Return", "true", "if", "ADDR", "matches", "the", "pattern", "for", "the", "indexed", "address", "instruction", "." ]	[ "loongarch", "0", "1" ]	loongarch	loongarch_index_address_p	loongarch	CPU	GCC	837	50	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "X86" ]	X86TargetMachine11	getObjFileLowering	X86	CPU	LLVM	838	16	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"NVPTX specific alloca hoisting\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "NVPTX", "\"NVPTX specific alloca hoisting\"" ]	NVPTXAllocaHoisting	getPassName	NVPTX	GPU	LLVM	839	13	1	[]
[ "<s>", "bool", "riscv_can_use_return_insn", "(", "void", ")", "{", "return", "reload_completed", "&&", "cfun", "->", "machine", "->", "frame", ".", "total_size", "==", "0", ";", "}", "</s>" ]	[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]	[ "riscv", "0" ]	riscv2	riscv_can_use_return_insn	riscv	CPU	GCC	840	20	1	[]
[ "<s>", "bool", "check_colliding_tags", "(", "const", "rtx", "&", "t", ",", "const", "insn_info_list_t", "&", "v", ",", "arg_pair_t", "", "arg", ")", "{", "HARD_REG_SET", "", "unavailable", "=", "arg", "->", "second", ";", "unsigned", "orig_tag", "=", "ar...	[ "Callback", "to", "check", "which", "destination", "registers", "are", "unavailable", "to", "us", "for", "renaming", "because", "of", "the", "base", "and", "offset", "colliding", ".", "This", "is", "a", "callback", "that", "gets", "called", "for", "every", "...	[ "aarch64", "0", "0", "0" ]	falkor-tag-collision-avoidance	check_colliding_tags	aarch64	CPU	GCC	841	102	1	[]
[ "<s>", "static", "void", "ft32_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_...	[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "ft32", "8", "0", "0", "8" ]	ft322	ft32_setup_incoming_varargs	ft32	MPU	GCC	842	131	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::M0", "\"m0 should not be spilled\"", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::VGPR_32RegClass", "0" ]	SIInstrInfo140	storeRegToStackSlot	AMDGPU	GPU	LLVM	843	433	1	[]
[ "<s>", "unsigned", "SIInstrInfo", "::", "getAddressSpaceForPseudoSourceKind", "(", "PseudoSourceValue", "::", "PSVKind", "Kind", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "PseudoSourceValue", "::", "Stack", ":", "case", "PseudoSourceValue", "::", ...	[ "getAddressSpaceForPseudoSourceKind", "-", "Given", "the", "kind", "of", "memory", "(", "e.g", "." ]	[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "AMDGPU" ]	SIInstrInfo59	getAddressSpaceForPseudoSourceKind	AMDGPU	GPU	LLVM	844	86	1	[]
[ "<s>", "const", "uint16_t", "", "XNCMRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "XNCM", "::", "LR", ",", "0", "}", ";", "r...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "XNCM", "XNCM", "XNCM::LR", "0" ]	XNCMRegisterInfo	getCalleeSavedRegs	XNCM	CPU	LLVM	845	33	1	[]
[ "<s>", "void", "AArch64AsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "{", "unsign...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "AArch64", "AArch64", "\"Invalid fixup offset!\"", "0", "0", "8", "0xff", "\"Invalid fixup size!\"", "\"Invalid fixup size!\"", "0", "1", "8", "0xff" ]	AArch64AsmBackend48	applyFixup	AArch64	CPU	LLVM	846	228	1	[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", "::", "LDriw", ":"...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "Hexagon", "Hexagon", "Hexagon::LDriw", "Hexagon::LDrid", "Hexagon::LDrih", "Hexagon::LDrib", "Hexagon::LDriub", "2", "1", "1", "0", "2", "0", "0" ]	HexagonInstrInfo25	isLoadFromStackSlot	Hexagon	DSP	LLVM	847	127	1	[]
[ "<s>", "void", "FISCInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const",...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "FISC", "FISC", "FISC::LDR", "0" ]	FISCInstrInfo	loadRegFromStackSlot	FISC	CPU	LLVM	848	65	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "MBlaze", "\"Invalid access!\"" ]	MBlazeAsmParser1	getReg	MBlaze	MPU	LLVM	849	21	1	[]
[ "<s>", "void", "ft32_print_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "code", ")", "{", "rtx", "operand", "=", "x", ";", "switch", "(", "code", ")", "{", "case", "0", ":", "break", ";", "case", "'h'", ":", "if", "(", "GET_CO...	[ "The", "PRINT_OPERAND", "worker", "." ]	[ "ft32", "0", "\"'h' applied to non-register operand\"", "\"%s\"", "1", "\"%ld\"", "1", "2", "4", "4", "0", "\"bad alignment: %d\"", "\"%c\"", "\"512\|(%d<<5)\|%d\"", "5", "31", "0xffffffff", "\"(%d<<5)\|%d\"", "5", "31", "0", "0", "\"invalid operand modifier letter\"", "\"...	ft322	ft32_print_operand	ft32	MPU	GCC	850	355	1	[]
[ "<s>", "bool", "canOpTrap", "(", "unsigned", "Op", ",", "EVT", "VT", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "operation", "can", "trap", "for", "the", "value", "type", "." ]	[ "Z80" ]	Z80ISelLowering2	canOpTrap	Z80	MPU	LLVM	851	16	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"R600 Texture Intrinsics Replacer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"R600 Texture Intrinsics Replacer\"" ]	R600TextureIntrinsicsReplacer	getPassName	R600	GPU	LLVM	852	13	1	[]
[ "<s>", "bool", "rx_is_restricted_memory_address", "(", "rtx", "mem", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "rx_is_legitimate_address", "(", "mode", ",", "mem", ",", "reload_in_progress", "\|\|", "reload_completed", ")", ")", "return", "false", ";"...	[ "Returns", "TRUE", "for", "simple", "memory", "addreses", ",", "ie", "ones", "that", "do", "not", "involve", "register", "indirect", "addressing", "or", "pre/post", "increment/decrement", "." ]	[ "rx", "0", "1", "0", "0x10000", "1" ]	rx	rx_is_restricted_memory_address	rx	CPU	GCC	853	143	1	[]
[ "<s>", "static", "void", "push_regs", "(", "unsigned", "int", "high", ",", "unsigned", "int", "low", ")", "{", "rtx", "insn", ";", "if", "(", "low", "==", "high", ")", "insn", "=", "emit_insn", "(", "gen_stack_push", "(", "gen_rtx_REG", "(", "SImode", ...	[ "Generate", "code", "to", "push", "the", "regs", "specified", "in", "the", "mask", ".", "remember", "that", "the", "mask", "is", "of", "the", "internal", "shape", "of", "the", "regs", ",", "not", "the", "external", "shape", "-", "so", "go", "through", ...	[ "rx", "1" ]	rx	push_regs	rx	CPU	GCC	854	74	1	[]
[ "<s>", "unsigned", "int", "compute_a_shift_length", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "*", "operands", ")", "{", "rtx", "shift", "=", "operands", "[", "3", "]", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "shift", ")", ";", "enum",...	[ "Compute", "the", "length", "of", "a", "shift", "insn", "." ]	[ "h8300", "3", "0", "2", "1", "4", "2", "2", "0", "0", "\"xor.l\"", "2", "2", "2", "2", "2", "1", "2", "3", "2", "3", "2", "3", "2" ]	h83004	compute_a_shift_length	h8300	MPU	GCC	855	502	1	[]
[ "<s>", "static", "unsigned", "selectBinaryOp", "(", "unsigned", "GenericOpc", ",", "unsigned", "RegBankID", ",", "unsigned", "OpSize", ")", "{", "switch", "(", "RegBankID", ")", "{", "case", "AArch64", "::", "GPRRegBankID", ":", "switch", "(", "OpSize", ")", ...	[ "Select", "and", "emit", "code", "for", "a", "binary", "operator", "instruction", ",", "which", "has", "an", "opcode", "which", "directly", "corresponds", "to", "the", "given", "ISD", "opcode", "." ]	[ "AArch64", "AArch64::GPRRegBankID", "32", "AArch64::ORRWrr", "AArch64::EORWrr", "AArch64::ANDWrr", "AArch64::ADDWrr", "AArch64::SUBWrr", "64", "AArch64::ORRXrr", "AArch64::EORXrr", "AArch64::ANDXrr", "AArch64::ADDXrr", "AArch64::SUBXrr" ]	AArch64InstructionSelector35	selectBinaryOp	AArch64	CPU	LLVM	856	164	1	[]
[ "<s>", "uint64_t", "HexagonGNUInfo", "::", "flags", "(", ")", "const", "{", "return", "llvm", "::", "StringSwitch", "<", "uint64_t", ">", "(", "m_Options", ".", "getTargetCPU", "(", ")", ")", ".", "Case", "(", "\"hexagonv4\"", ",", "V4", ")", ".", "Case"...	[ "Get", "the", "flags", "for", "this", "GlobalValue", "(", "see", "struct", "GVFlags", ")", "." ]	[ "Hexagon", "HexagonGNUInfo::flags", "\"hexagonv4\"", "\"hexagonv5\"" ]	HexagonGNUInfo	flags	Hexagon	DSP	LLVM	857	43	1	[]
[ "<s>", "Value", "", "RISCVTargetLowering", "::", "emitMaskedAtomicCmpXchgIntrinsic", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicCmpXchgInst", "", "CI", ",", "Value", "", "AlignedAddr", ",", "Value", "", "CmpVal", ",", "Value", "*", "NewVal", "...	[ "Perform", "a", "masked", "cmpxchg", "using", "a", "target-specific", "intrinsic", "." ]	[ "RISCV", "RISCV", "Intrinsic::ID", "Intrinsic::riscv_masked_cmpxchg_i32", "64", "Intrinsic::riscv_masked_cmpxchg_i64", "Intrinsic::getDeclaration", "64" ]	RISCVISelLowering	emitMaskedAtomicCmpXchgIntrinsic	RISCV	CPU	LLVM	858	214	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "LegalFPImmediates", ".", "size", "(", ...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "X86", "X86", "0" ]	X86ISelLowering (2)5	isFPImmLegal	X86	CPU	LLVM	859	61	1	[]
[ "<s>", "bool", "ARMAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "\".word\"", ")", "return", "parseDirectiveWord", "(", "4"...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "ARM", "ARM", "\".word\"", "4", "\".thumb\"", "\".thumb_func\"", "\".code\"", "\".syntax\"" ]	ARMAsmParser111	ParseDirective	ARM	CPU	LLVM	860	108	1	[]
[ "<s>", "void", "BPFAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "BPF", "BPF", "0", "4", "8", "0", "1", "8", "8", "8", "1", "0x10", "support::endian", "4", "1", "0x1", "support::endian", "4", "8", "8", "2", "0xFF", "3", "8", "2", "8", "3", "0xFF" ]	BPFAsmBackend18	applyFixup	BPF	Virtual ISA	LLVM	861	352	1	[]
[ "<s>", "bool", "LC2200AsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", "...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "LC2200", "LC2200", "\"Error Parsing Instruction\"" ]	LC2200AsmParser	MatchAndEmitInstruction	LC2200	CPU	LLVM	862	72	1	[]
[ "<s>", "static", "uint16_t", "name", "(", "struct", "InternalInstruction", "", "insn", ",", "\\", "OperandType", "type", ",", "\\", "uint8_t", "index", ",", "\\", "uint8_t", "", "valid", ")", "{", "\\", "*", "valid", "=", "1", ";", "\\", "switch", "(...	[ "Gets", "the", "name", "of", "the", "pass", "we", "are", "mixed", "into", "." ]	[ "X86", "1", "\"Unhandled register type\"", "0", "0", "4", "7", "4", "7", "0", "0x7", "5", "0", "3", "0" ]	X86DisassemblerDecoder15	name	X86	CPU	LLVM	863	302	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "PPC", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_ppc_br24\"", ",", "6", ",", "24", ",...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "PowerPC", "PPC::NumTargetFixupKinds", "\"fixup_ppc_br24\"", "6", "24", "\"fixup_ppc_brcond14\"", "16", "14", "\"fixup_ppc_br24abs\"", "6", "24", "0", "\"fixup_ppc_brcond14abs\"", "16", "14", "0", "\"fixup_ppc_half16\"", "0", "16", "0", "\"fixup_ppc_half16ds\"", "0", "14"...	PPCAsmBackend1	getFixupKindInfo	PowerPC	CPU	LLVM	864	145	1	[]
[ "<s>", "int", "X86FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "16", "8", "X86", "X86", "16", "0", "\"FPDelta isn't aligned per the Win64 ABI!\"", "\"VLAs and dynamic stack realign, but no FP?!\"", "0", "0", "0", "0", "X86", "0" ]	X86FrameLowering (2)4	getFrameIndexReference	X86	CPU	LLVM	865	413	1	[]
[ "<s>", "bool", "SIAnnotateControlFlow", "::", "isUniform", "(", "BranchInst", "*", "T", ")", "{", "return", "DA", "->", "isUniform", "(", "T", "->", "getCondition", "(", ")", ")", "\|\|", "T", "->", "getMetadata", "(", "\"structurizecfg.uniform\"", ")", "!=", ...	[ "Returns", "true", "if", "value", "V", "is", "uniform", "across", "VF", "lanes", ",", "when", "VF", "is", "provided", ",", "and", "otherwise", "if", "V", "is", "invariant", "across", "all", "loop", "iterations", "." ]	[ "AMDGPU", "SI", "\"structurizecfg.uniform\"" ]	SIAnnotateControlFlow11	isUniform	AMDGPU	GPU	LLVM	866	32	1	[]
[ "<s>", "bool", "xlogue_layout", "::", "is_stub_managed_reg", "(", "unsigned", "regno", ",", "unsigned", "count", ")", "{", "bool", "hfp", "=", "frame_pointer_needed", "\|\|", "stack_realign_fp", ";", "unsigned", "i", ";", "for", "(", "i", "=", "0", ";", "i", ...	[ "Determine", "if", "register", "REGNO", "is", "a", "stub", "managed", "register", "given", "the", "total", "COUNT", "of", "stub", "managed", "registers", "." ]	[ "i386", "0" ]	i386-features	is_stub_managed_reg	i386	CPU	GCC	867	75	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "shouldScheduleLoadsNear", "(", "SDNode", "", "Load1", ",", "SDNode", "", "Load2", ",", "int64_t", "Offset1", ",", "int64_t", "Offset2", ",", "unsigned", "NumLoads", ")", "const", "{", "assert", "(", "Offset2", ">", "Of...	[ "shouldScheduleLoadsNear", "-", "This", "is", "a", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "(", "in", "conjunction", "with", "areLoadsFromSameBasePtr", ")", "if", "two", "loads", "should", "be", "scheduled", "togther", "." ]	[ "X86", "X86", "8", "64", "X86::LD_Fp32m", "X86::LD_Fp64m", "X86::LD_Fp80m", "X86::MMX_MOVD64rm", "X86::MMX_MOVQ64rm", "0", "3", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i64", "MVT::f32", "MVT::f64" ]	X86InstrInfo (2)1	shouldScheduleLoadsNear	X86	CPU	LLVM	868	209	1	[]
[ "<s>", "void", "RV16KFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Saved...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "RV16K", "RV16K", "RV16K::X0", "RV16K::X2" ]	RV16KFrameLowering	determineCalleeSaves	RV16K	Virtual ISA	LLVM	869	58	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "setExecutionDomain", "(", "MachineInstr", "&", "MI", ",", "unsigned", "Domain", ")", "const", "{", "assert", "(", "Domain", ">", "0", "&&", "Domain", "<", "4", "&&", "\"Invalid execution domain\"", ")", ";", "uint16_t", ...	[ "Change", "the", "opcode", "of", "MI", "to", "execute", "in", "Domain", "." ]	[ "X86", "X86", "0", "4", "\"Invalid execution domain\"", "X86II::SSEDomainShift", "3", "\"Not an SSE instruction\"", "3", "\"256-bit vector operations only available in AVX2\"", "\"256-bit insert/extract only available in AVX2\"", "\"Requires AVX-512\"", "3", "3", "4", "3", "\"Require...	X86InstrInfo114	setExecutionDomain	X86	CPU	LLVM	870	358	1	[]
[ "<s>", "static", "void", "rs6000_finish_cost", "(", "void", "", "data", ",", "unsigned", "", "prologue_cost", ",", "unsigned", "", "body_cost", ",", "unsigned", "", "epilogue_cost", ")", "{", "rs6000_cost_data", "*", "cost_data", "=", "(", "rs6000_cost_data"...	[ "Implement", "targetm.vectorize.finish_cost", "." ]	[ "powerpcspe", "2", "10000" ]	powerpcspe	rs6000_finish_cost	powerpcspe	CPU	GCC	871	117	1	[]
[ "<s>", "void", "AArch64TargetLowering", "::", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "{", "M", ".", "getOrInsertGlobal", "(...	[ "Inserts", "necessary", "declarations", "for", "SSP", "(", "stack", "protection", ")", "purpose", "." ]	[ "AArch64", "AArch64", "\"__security_cookie\"", "\"__security_check_cookie\"", "0" ]	AArch64ISelLowering (2)2	insertSSPDeclarations	AArch64	CPU	LLVM	872	127	1	[]
[ "<s>", "bool", "iq2000_can_eliminate", "(", "const", "int", "from", ",", "const", "int", "to", ")", "{", "return", "(", "from", "==", "RETURN_ADDRESS_POINTER_REGNUM", "&&", "(", "!", "leaf_function_p", "(", ")", "\|\|", "(", "to", "==", "GP_REG_FIRST", "+", ...	[ "We", "can", "always", "eliminate", "to", "the", "frame", "pointer", ".", "We", "can", "eliminate", "to", "the", "stack", "pointer", "unless", "a", "frame", "pointer", "is", "needed", "." ]	[ "iq2000", "31" ]	iq2000	iq2000_can_eliminate	iq2000	CPU	GCC	873	60	1	[]
[ "<s>", "bool", "HexagonCopyToCombine", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "IsCombinesDisabled", ")", "ret...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonCopyToCombine (2)1	runOnMachineFunction	Hexagon	DSP	LLVM	874	265	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isFunctionSafeToOutlineFrom", "(", "MachineFunction", "&", "MF", ",", "bool", "OutlineFromLinkOnceODRs", ")", "const", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!", ...	[ "Return", "true", "if", "the", "function", "can", "safely", "be", "outlined", "from", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64InstrInfo (2)1	isFunctionSafeToOutlineFrom	AArch64	CPU	LLVM	875	86	1	[]
[ "<s>", "void", "LC3FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "I", "->", "getOpcode", "(", ")", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "LC3", "LC3", "LC3::ADJCALLSTACKUP", "LC3::ADJCALLSTACKDOWN" ]	LC3FrameLowering	eliminateCallFramePseudoInstr	LC3	CPU	LLVM	876	54	1	[]
[ "<s>", "static", "int", "visium_memory_move_cost", "(", "enum", "machine_mode", "mode", ",", "reg_class_t", "to", "ATTRIBUTE_UNUSED", ",", "bool", "in", ")", "{", "if", "(", "in", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_WORD"...	[ "Return", "the", "cost", "of", "moving", "data", "of", "mode", "MODE", "between", "a", "register", "of", "class", "CLASS", "and", "memory", ".", "IN", "is", "zero", "if", "the", "value", "is", "to", "be", "written", "to", "memory", ",", "non-zero", "if...	[ "visium", "7", "13", "6", "12" ]	visium2	visium_memory_move_cost	visium	Virtual ISA	GCC	877	58	1	[]
[ "<s>", "rtx", "ix86_find_base_term", "(", "rtx", "x", ")", "{", "rtx", "term", ";", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST", ")", "return", "x", ";", "term", "=", "XEXP", "(", "x", ",", "0", ")", ...	[ "If", "X", "is", "a", "machine", "specific", "address", "(", "i.e", ".", "a", "symbol", "or", "label", "being", "referenced", "as", "a", "displacement", "from", "the", "GOT", "implemented", "using", "an", "UNSPEC", ")", ",", "then", "return", "the", "bas...	[ "i386", "0", "1", "0", "1", "1", "0", "0" ]	i3865	ix86_find_base_term	i386	CPU	GCC	878	114	1	[]
[ "<s>", "const", "AGCInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "AGC", "AGC" ]	AGCSubtarget	getInstrInfo	AGC	MPU	LLVM	879	14	1	[]
[ "<s>", "bool", "tilegx_can_use_return_insn_p", "(", "void", ")", "{", "return", "(", "reload_completed", "&&", "!", "cfun", "->", "static_chain_decl", "&&", "!", "compute_total_frame_size", "(", ")", "&&", "tilegx_current_function_is_leaf", "(", ")", "&&", "!", "c...	[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]	[ "tilegx" ]	tilegx	tilegx_can_use_return_insn_p	tilegx	VLIW	GCC	880	37	1	[]
[ "<s>", "unsigned", "getEUsPerCU", "(", "const", "FeatureBitset", "&", "Features", ")", "{", "return", "4", ";", "}", "</s>" ]	[ "Number", "of", "SIMDs/EUs", "(", "execution", "units", ")", "per", "``", "CU", "''", "(", "``", "compute", "unit", "''", ")", ",", "where", "the", "``", "CU", "''", "is", "the", "unit", "onto", "which", "workgroups", "are", "mapped", "." ]	[ "AMDGPU", "4" ]	AMDGPUBaseInfo12	getEUsPerCU	AMDGPU	GPU	LLVM	881	13	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "X86", "X86", "ISD::InputArg", "16", "X86", "0", "MVT::f32", "MVT::f64", "\"SSE register return with SSE disabled\"", "X86::ST0", "X86::ST1", "MVT::f80", "X86::FpPOP_RETVAL", "MVT::Other", "MVT::Glue", "1", "0", "ISD::FP_ROUND", "1", "1", "0", "2" ]	X86ISelLowering (2)	LowerCallResult	X86	CPU	LLVM	882	379	1	[]
[ "<s>", "Value", "", "PPCTargetLowering", "::", "emitMaskedAtomicCmpXchgIntrinsic", "(", "IRBuilderBase", "&", "Builder", ",", "AtomicCmpXchgInst", "", "CI", ",", "Value", "", "AlignedAddr", ",", "Value", "", "CmpVal", ",", "Value", "*", "NewVal", ",", "Value...	[ "Perform", "a", "masked", "cmpxchg", "using", "a", "target-specific", "intrinsic", "." ]	[ "PowerPC", "PPC", "\"Only support quadword now\"", "128", "Intrinsic::getDeclaration", "Intrinsic::ppc_cmpxchg_i128", "\"cmp_lo\"", "64", "\"cmp_hi\"", "\"new_lo\"", "64", "\"new_hi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "64", "\"val64\"" ]	PPCISelLowering109	emitMaskedAtomicCmpXchgIntrinsic	PowerPC	CPU	LLVM	883	347	1	[]
[ "<s>", "bool", "HexagonEarlyIfConversion", "::", "isPredicate", "(", "unsigned", "R", ")", "const", "{", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "R", ")", ";", "return", "RC", "==", "&", "Hexagon", "::", "PredRegsRegC...	[ "Set", "if", "this", "is", "one", "of", "the", "operands", "that", "made", "up", "of", "the", "predicate", "operand", "that", "controls", "an", "isPredicable", "(", ")", "instruction", "." ]	[ "Hexagon", "Hexagon", "Hexagon::PredRegsRegClass", "Hexagon::HvxQRRegClass" ]	HexagonEarlyIfConv1	isPredicate	Hexagon	DSP	LLVM	884	38	1	[]
[ "<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "X86", "1", "\"Invalid fixup offset!\"", "8", "1", "\"Value does not fit in the Fixup field\"", "0", "8" ]	X86AsmBackend25	applyFixup	X86	CPU	LLVM	885	119	1	[]
[ "<s>", "static", "int", "rs6000_use_sched_lookahead", "(", "void", ")", "{", "switch", "(", "rs6000_cpu_attr", ")", "{", "case", "CPU_PPC8540", ":", "case", "CPU_PPC8548", ":", "return", "4", ";", "case", "CPU_CELL", ":", "return", "(", "reload_completed", "?"...	[ "Return", "how", "many", "instructions", "to", "look", "ahead", "for", "better", "insn", "scheduling", "." ]	[ "rs6000", "4", "8", "0", "0" ]	rs60004	rs6000_use_sched_lookahead	rs6000	CPU	GCC	886	40	1	[]
[ "<s>", "bool", "aarch64_reinterpret_float_as_int", "(", "rtx", "value", ",", "unsigned", "HOST_WIDE_INT", "", "intval", ")", "{", "if", "(", "aarch64_float_const_zero_rtx_p", "(", "value", ")", ")", "{", "", "intval", "=", "0", ";", "return", "true", ";", ...	[ "Return", "the", "binary", "representation", "of", "floating", "point", "constant", "VALUE", "in", "INTVAL", ".", "If", "the", "value", "can", "not", "be", "converted", ",", "return", "false", "without", "setting", "INTVAL", ".", "The", "conversion", "is", "...	[ "aarch64", "0", "0", "2", "1", "0", "32", "1", "32", "32", "0", "32" ]	aarch641	aarch64_reinterpret_float_as_int	aarch64	CPU	GCC	887	171	1	[]
[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "M", ".", "empty", "(", ")", "&&", "TOCDataGlobalVars", ".", "empty", "(", ")", ")", "return", ";", "emitPGORefs", "(", ")", ";", "OutStreamer", ...	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "128", "\".\"" ]	PPCAsmPrinter (2)3	emitEndOfAsmFile	PowerPC	CPU	LLVM	888	228	1	[]
[ "<s>", "bool", "sh_symbian_dllexport_name_p", "(", "const", "char", "*", "symbol", ")", "{", "return", "strncmp", "(", "DLL_EXPORT_PREFIX", ",", "symbol", ",", "strlen", "(", "DLL_EXPORT_PREFIX", ")", ")", "==", "0", ";", "}", "</s>" ]	[ "Return", "nonzero", "if", "SYMBOL", "is", "marked", "as", "being", "dllexport", "'d", "." ]	[ "sh", "0" ]	symbian	sh_symbian_dllexport_name_p	sh	CPU	GCC	889	25	1	[]
[ "<s>", "void", "ARMHazardRecognizer", "::", "Reset", "(", ")", "{", "LastMI", "=", "nullptr", ";", "FpMLxStalls", "=", "0", ";", "ScoreboardHazardRecognizer", "::", "Reset", "(", ")", ";", "}", "</s>" ]	[ "Reset", "the", "unwind", "opcode", "assembler", "." ]	[ "ARM", "ARM", "0" ]	ARMHazardRecognizer (2)	Reset	ARM	CPU	LLVM	890	22	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "R600" ]	AMDGPUAsmParser18	isImm	R600	GPU	LLVM	891	13	1	[]
[ "<s>", "const", "ARCInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "ARC", "ARC" ]	ARCSubtarget	getInstrInfo	ARC	MPU	LLVM	892	14	1	[]
[ "<s>", "bool", "ARMInstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFun...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "ARM", "ARM", "ARM", "ARM", "ARM::tPUSH", "0", "1" ]	ARMInstrInfo31	spillCalleeSavedRegisters	ARM	CPU	LLVM	893	172	1	[]
[ "<s>", "void", "VEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "DebugLoc",...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "VE", "VE" ]	VEFrameLowering1	emitEpilogue	VE	CPU	LLVM	894	71	1	[]
[ "<s>", "int", "const_int_pow2_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", ")", "{", "HOST_WIDE_INT", "d", "=", "INTVAL", "(", "x", ")", ";", "HOST_WIDE_INT", "abs_d", "=", "(", "d", ">=", "0", ")", "?", ...	[ "Returns", "nonzero", "(", "bit", "number", "+", "1", ")", "if", "X", ",", "or", "-X", ",", "is", "a", "constant", "power", "of", "2", "." ]	[ "avr", "0", "1", "0" ]	avr3	const_int_pow2_p	avr	MPU	GCC	895	52	1	[]
[ "<s>", "bool", "PPCFunctionInfo", "::", "isLiveInSExt", "(", "unsigned", "VReg", ")", "const", "{", "for", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "ISD", "::", "ArgFlagsTy", ">", "&", "LiveIn", ":", "LiveInAttrs", ")", "if", "(", "LiveIn...	[ "This", "function", "returns", "true", "if", "the", "specified", "vreg", "is", "a", "live-in", "register", "and", "sign-extended", "." ]	[ "PowerPC", "PPC", "ISD::ArgFlagsTy" ]	PPCMachineFunctionInfo1	isLiveInSExt	PowerPC	CPU	LLVM	896	49	1	[]
[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "", ",", "uint8_t", ">", "X86TargetLowering", "::", "findRepresentativeClass", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "MVT", "VT", ")", "const", "{", "const", "TargetRegisterClass", ...	[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]	[ "X86", "X86", "1", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i64", "X86::GR64RegClass", "X86::GR32RegClass", "MVT::x86mmx", "X86::VR64RegClass", "MVT::f32", "MVT::f64", "MVT::v16i8", "MVT::v8i16", "MVT::v4i32", "MVT::v2i64", "MVT::v4f32", "MVT::v2f64", "MVT::v32i8", "MVT::v16i...	X86ISelLowering (2)5	findRepresentativeClass	X86	CPU	LLVM	897	230	1	[]
[ "<s>", "bool", "SystemZTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createSystemZISelDag", "(", "*", "this", ",", "OptLevel", ")", ")", ";", "retur...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "SystemZ", "SystemZ", "SystemZ" ]	SystemZTargetMachine1	addInstSelector	SystemZ	CPU	LLVM	898	32	1	[]
[ "<s>", "BitVector", "ARMBaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "ARM", "::", "SP", ")", ";", "Re...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "ARM", "ARM", "ARM::SP", "ARM::PC", "ARM::R9" ]	ARMBaseRegisterInfo20	getReservedRegs	ARM	CPU	LLVM	899	79	1	[]

[ "<s>", "rtx", "rx_maybe_pidify_operand", "(", "rtx", "op", ",", "int", "copy_to_reg", ")", "{", "if", "(", "rx_pid_data_operand", "(", "op", ")", "==", "PID_UNENCODED", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "MEM", ")", "{", "rtx", "a",...

[ "Maybe", "convert", "an", "operand", "into", "its", "PID", "format", "." ]

[ "rx", "0" ]

rx

rx_maybe_pidify_operand

rx

CPU

GCC

800

102

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ",", "const", "TargetRe...

[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]

[ "X86", "X86", "X86::MOV32r0", "X86::MOV32ri", "0", "0", "0" ]

X86InstrInfo103

reMaterialize

X86

CPU

LLVM

801

158

1

[]

[ "<s>", "bool", "shouldFormOverflowOp", "(", "unsigned", "Opcode", ",", "EVT", "VT", ",", "bool", "MathUsed", ")", "const", "override", "{", "return", "TargetLowering", "::", "shouldFormOverflowOp", "(", "Opcode", ",", "VT", ",", "true", ")", ";", "}", "</s>"...

[ "Overflow", "nodes", "should", "get", "combined/lowered", "to", "optimal", "instructions", "(", "they", "should", "allow", "eliminating", "explicit", "compares", "by", "getting", "flags", "from", "math", "ops", ")", "." ]

[ "SystemZ" ]

SystemZISelLowering41

shouldFormOverflowOp

SystemZ

CPU

LLVM

802

28

1

[]

[ "<s>", "virtual", "const", "ARCompactRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "ARCompact", "ARC" ]

ARCompactTargetMachine

getRegisterInfo

ARCompact

MPU

LLVM

803

18

1

[]

[ "<s>", "void", "RISCVPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createRISCVMergeBaseOffsetOptPass", "(", ")", ")", ";", "addPass", "(", "createRISCVCoreVHwlpBlocksPass", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV" ]

RISCVTargetMachine2

addPreRegAlloc

RISCV

CPU

LLVM

804

22

1

[]

[ "<s>", "bool", "IA64AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "this", "->", "MF", "=", "&", "MF", ";", "SetupMachineFunction", "(", "MF", ")", ";", "O", "<<", "\"\\n\\n\"", ";", "EmitConstantPool", "(", "MF", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "IA64", "IA64", "\"\\n\\n\"", "5", "\"\\t.global\\t\"", "\"\\t.type\\t\"", "\", @function\\n\"", "\":\\n\"" ]

IA64AsmPrinter

runOnMachineFunction

IA64

CPU

LLVM

805

187

1

[]

[ "<s>", "unsigned", "PIC16RegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "llvm_unreachable", "(", "\"PIC16 Does not have any return address register\"", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]

[ "PIC16", "PIC16", "\"PIC16 Does not have any return address register\"", "0" ]

PIC16RegisterInfo

getRARegister

PIC16

MPU

LLVM

806

17

1

[]

[ "<s>", "bool", "Emitter", "<", "CodeEmitter", ">", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ";", "MCE", ".", "setModuleInfo", "(", "MMI", ")", ";", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "\"JITTing function '\"", "\"'\\n\"", "X86::MOVPC32r", "X86::POP32r" ]

X86CodeEmitter10

runOnMachineFunction

X86

CPU

LLVM

807

236

1

[]

[ "<s>", "void", "PPCPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createPPCExpandISELPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCEarlyReturnPass", "(", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC" ]

PPCTargetMachine15

addPreEmitPass

PowerPC

CPU

LLVM

808

43

1

[]

[ "<s>", "bool", "MOSFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "MOS", "MOS", "MOS", "MOS", "MOS::GPRRegClass", "MOS::AcRegClass", "MOS::PL" ]

MOSFrameLowering

restoreCalleeSavedRegisters

MOS

MPU

LLVM

809

370

1

[]

[ "<s>", "static", "void", "emit_unlikely_jump", "(", "rtx", "cond", ",", "rtx", "label", ")", "{", "int", "very_unlikely", "=", "REG_BR_PROB_BASE", "/", "100", "-", "1", ";", "rtx", "x", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "cond", ...

[ "Mark", "the", "previous", "jump", "instruction", "as", "unlikely", "." ]

[ "alpha", "100", "1" ]

alpha5

emit_unlikely_jump

alpha

MPU

GCC

810

58

1

[]

[ "<s>", "bool", "WebAssemblyInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool"...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly::BR_IF", "1", "0", "WebAssembly::BR_UNLESS", "1", "0", "WebAssembly::BR", "0", "0" ]

WebAssemblyInstrInfo11

analyzeBranch

WebAssembly

Virtual ISA

LLVM

811

257

1

[]

[ "<s>", "static", "int", "ix86_sched_reorder", "(", "FILE", "*", "dump", ",", "int", "sched_verbose", ",", "rtx_insn", "*", "*", "ready", ",", "int", "*", "pn_ready", ",", "int", "clock_var", ")", "{", "int", "issue_rate", "=", "-", "1", ";", "int", "n_...

[ "Perform", "possible", "reodering", "of", "ready", "list", "for", "Atom/Silvermont", "only", ".", "Return", "issue", "rate", "." ]

[ "i386", "1", "1", "1", "0", "1", "\";;\\tatom sched_reorder: put %d insn on top\\n\"", "1", "1", "1", "0", "1", "\";;\\tslm sched_reorder: swap %d and %d insns\\n\"", "1", "2", "1", "1", "2", "2" ]

i3864

ix86_sched_reorder

i386

CPU

GCC

812

259

1

[]

[ "<s>", "static", "void", "loongarch_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "x", ")", "{", "struct", "loongarch_address_info", "addr", ";", "if", "(", "loongarch_classify_address", "(", "&", "addr", ",", "x", ",", "wo...

[ "Implement", "TARGET_PRINT_OPERAND_ADDRESS", "." ]

[ "loongarch", "\"%s,\"", "0", "\"%s,%s\"", "\"%s,\"" ]

loongarch

loongarch_print_operand_address

loongarch

CPU

GCC

813

164

1

[]

[ "<s>", "SDValue", "F2003fTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "F2003f", "F2003f", "ISD::OutputArg", "16", "F2003f", "4", "1", "0", "\"Can only return in registers!\"", "1", "0", "F2003fISD::DOSNUD", "MVT::Other" ]

F2003fISelLowering

LowerReturn

F2003f

CPU

LLVM

814

237

1

[]

[ "<s>", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "override", "{", "if", "(", "isIndirectJump", "(", "Inst", ")", ")", "{", "if", "(", "PendingCall", ")", "report_fatal_error", "(", "\"...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Mips", "\"Dangerous instruction in branch delay slot!\"", "\"Dangerous instruction in branch delay slot!\"", "\"Dangerous instruction in branch delay slot!\"", "1", "Mips", "Mips", "Mips" ]

MipsNaClELFStreamer10

EmitInstruction

Mips

CPU

LLVM

815

251

1

[]

[ "<s>", "void", "rs6000_xcoff_asm_output_aligned_decl_common", "(", "FILE", "*", "stream", ",", "tree", "decl", "ATTRIBUTE_UNUSED", ",", "const", "char", "*", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", ")", "{", "unsigned", ...

[ "Output", "assembly", "language", "to", "define", "a", "symbol", "as", "COMMON", "from", "a", "DECL", ",", "possibly", "with", "visibility", "." ]

[ "rs6000", "2", "0", "32", "4", "3", "\"\\t.csect \"", "\",%u\\n\"", "1", "\"\\t.comm %s,\"", "\",%u\"", "\"\\t.lcomm %s,\"", "\",%s,%u\\n\"" ]

rs6000

rs6000_xcoff_asm_output_aligned_decl_common

rs6000

CPU

GCC

816

246

1

[]

[ "<s>", "static", "int", "aarch64_reassociation_width", "(", "unsigned", "opc", ",", "machine_mode", "mode", ")", "{", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "return", "aarch64_tune_params", ".", "vec_reassoc_width", ";", "if", "(", "INTEGRAL_MODE_P", ...

[ "Return", "the", "reassociation", "width", "of", "treeop", "OPC", "with", "mode", "MODE", "." ]

[ "aarch64", "1" ]

aarch64

aarch64_reassociation_width

aarch64

CPU

GCC

817

55

1

[]

[ "<s>", "const", "uint16_t", "*", "X86TargetLowering", "::", "getScratchRegisters", "(", "CallingConv", "::", "ID", ")", "const", "{", "static", "const", "uint16_t", "ScratchRegs", "[", "]", "=", "{", "X86", "::", "R11", ",", "0", "}", ";", "return", "Scrat...

[ "Returns", "a", "0", "terminated", "array", "of", "registers", "that", "can", "be", "safely", "used", "as", "scratch", "registers", "." ]

[ "X86", "X86", "X86::R11", "0" ]

X86ISelLowering (2)1

getScratchRegisters

X86

CPU

LLVM

818

32

1

[]

[ "<s>", "bool", "hasLowDefLatency", "(", "const", "TargetSchedModel", "&", "SchedModel", ",", "const", "MachineInstr", "*", "DefMI", ",", "unsigned", "DefIdx", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Compute", "operand", "latency", "of", "a", "def", "of", "'Reg", "'", "." ]

[ "PowerPC" ]

PPCInstrInfo (2)4

hasLowDefLatency

PowerPC

CPU

LLVM

819

23

1

[]

[ "<s>", "bool", "shouldInsertFencesForAtomic", "(", "const", "Instruction", "*", "I", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Helper", "functions", "for", "atomic", "operations", "." ]

[ "XCore" ]

XCoreISelLowering (2)1

shouldInsertFencesForAtomic

XCore

MPU

LLVM

820

15

1

[]

[ "<s>", "static", "int", "mt_arg_partial_bytes", "(", "CUMULATIVE_ARGS", "*", "pcum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "cum", "=", "*", "pcum", ";", "int", "words", ";", "if...

[ "Implement", "hook", "TARGET_ARG_PARTIAL_BYTES", ".", "Returns", "the", "number", "of", "bytes", "at", "the", "beginning", "of", "an", "argument", "that", "must", "be", "put", "in", "registers", ".", "The", "value", "must", "be", "zero", "for", "arguments", ...

[ "mt", "1", "1", "\"function_arg_partial_nregs = %d\\n\"", "0" ]

mt

mt_arg_partial_bytes

mt

CPU

GCC

821

132

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "assert", "(", "Pred", ".", "size", "(", ")", "==", "2", "&&", "\"Invalid condition\"", "...

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "SystemZ", "SystemZ", "2", "\"Invalid condition\"", "0", "1", "0", "15", "\"Invalid predicate\"", "SystemZ::Trap", "SystemZ::CondTrap", "SystemZ::CC", "SystemZ::Return", "SystemZ::CondReturn", "SystemZ::CC", "SystemZ::CallJG", "0", "1", "1", "0", "SystemZ::CallBRCL", "Syste...

SystemZInstrInfo26

PredicateInstruction

SystemZ

CPU

LLVM

822

406

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"FISC Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "FISC", "\"FISC Assembly Printer\"" ]

FISCAsmPrinter

getPassName

FISC

CPU

LLVM

823

13

1

[]

[ "<s>", "void", "riscv_d_target_versions", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "d_add_builtin_version", "(", "\"RISCV64\"", ")", ";", "else", "d_add_builtin_version", "(", "\"RISCV32\"", ")", ";", "if", "(", "TARGET_HARD_FLOAT", ")", "d_add_built...

[ "Implement", "TARGET_D_CPU_VERSIONS", "for", "RISC-V", "targets", "." ]

[ "riscv", "\"RISCV64\"", "\"RISCV32\"", "\"D_HardFloat\"", "\"D_SoftFloat\"" ]

riscv-d

riscv_d_target_versions

riscv

CPU

GCC

824

37

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "AARCH64_VECTOR_BY_ELEMENT_OPT_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64" ]

AArch64SIMDInstrOpt (2)

getPassName

AArch64

CPU

LLVM

825

11

1

[]

[ "<s>", "const", "VESubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "VE", "VE" ]

VETargetMachine

getSubtargetImpl

VE

CPU

LLVM

826

17

1

[]

[ "<s>", "const", "char", "*", "TMS320C64XLowering", "::", "getTargetNodeName", "(", "unsigned", "op", ")", "const", "{", "switch", "(", "op", ")", "{", "default", ":", "return", "NULL", ";", "case", "TMSISD", "::", "BRCOND", ":", "return", "\"TMSISD::BRCOND\"...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "TMS320C64X", "TMS320C64X", "TMSISD::BRCOND", "\"TMSISD::BRCOND\"", "TMSISD::CALL", "\"TMSISD::CALL\"", "TMSISD::CMPEQ", "\"TMSISD::CMPEQ\"", "TMSISD::CMPNE", "\"TMSISD::CMPNE\"", "TMSISD::CMPGT", "\"TMSISD::CMPGT\"", "TMSISD::CMPGTU", "\"TMSISD::CMPGTU\"", "TMSISD::CMPLT", "\"TMSISD::...

TMS320C64XLowering

getTargetNodeName

TMS320C64X

VLIW

LLVM

827

136

1

[]

[ "<s>", "CCAssignFn", "*", "AArch64TargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "report_fatal_error", "(", "\"Unsupported calling convent...

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "AArch64", "AArch64", "\"Unsupported calling convention.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64ISelLowering (2)2

CCAssignFnForCall

AArch64

CPU

LLVM

828

158

1

[]

[ "<s>", "bool", "Thumb2InstrInfo", "::", "isLegalToSplitMBBAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "while", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "++", "MBBI", ";", "if...

[ "Return", "true", "if", "it", "'s", "legal", "to", "split", "the", "given", "basic", "block", "at", "the", "specified", "instruction", "(", "i.e", "." ]

[ "ARM", "0", "ARMCC::AL" ]

Thumb2InstrInfo2

isLegalToSplitMBBAt

ARM

CPU

LLVM

829

62

1

[]

[ "<s>", "bool", "ARMConstantPoolValue", "::", "hasSameValue", "(", "ARMConstantPoolValue", "*", "ACPV", ")", "{", "if", "(", "ACPV", "->", "Kind", "==", "Kind", "&&", "ACPV", "->", "PCAdjust", "==", "PCAdjust", "&&", "ACPV", "->", "Modifier", "==", "Modifier"...

[ "hasSameValue", "-", "Return", "true", "if", "this", "ARM", "constpool", "value", "can", "share", "the", "same", "constantpool", "entry", "as", "another", "ARM", "constpool", "value", "." ]

[ "ARM", "ARM", "ARM", "ARMCP::CPValue", "ARMCP::CPExtSymbol" ]

ARMConstantPoolValue1

hasSameValue

ARM

CPU

LLVM

830

65

1

[]

[ "<s>", "std", "::", "string", "Stack", "::", "toString", "(", ")", "const", "{", "std", "::", "string", "buf", ";", "raw_string_ostream", "os", "(", "buf", ")", ";", "print", "(", "os", ")", ";", "os", ".", "flush", "(", ")", ";", "return", "buf", ...

[ "Convert", "to", "a", "decimal", "representation", "in", "a", "string", "." ]

[ "TVM" ]

TVMStack

toString

TVM

Virtual ISA

LLVM

831

36

1

[]

[ "<s>", "void", "aarch64_remove_extra_call_preserved_regs", "(", "rtx_insn", "*", "insn", ",", "HARD_REG_SET", "*", "return_set", ")", "{", "if", "(", "aarch64_simd_call_p", "(", "insn", ")", ")", "{", "for", "(", "int", "regno", "=", "0", ";", "regno", "<", ...

[ "Implement", "TARGET_REMOVE_EXTRA_CALL_PRESERVED_REGS", ".", "If", "INSN", "calls", "a", "function", "that", "uses", "the", "SIMD", "ABI", ",", "take", "advantage", "of", "the", "extra", "call-preserved", "registers", "that", "the", "ABI", "provides", "." ]

[ "aarch64", "0" ]

aarch646

aarch64_remove_extra_call_preserved_regs

aarch64

CPU

GCC

832

51

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "OR1K" ]

OR1KAsmParser

isImm

OR1K

CPU

LLVM

833

12

1

[]

[ "<s>", "bool", "aarch64_sve_prefetch_operand_p", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "struct", "aarch64_address_info", "addr", ";", "if", "(", "!", "aarch64_classify_address", "(", "&", "addr", ",", "op", ",", "mode", ",", "false", ")", ...

[ "Return", "true", "if", "OP", "is", "a", "valid", "address", "for", "an", "SVE", "PRF", "[", "BHWD", "]", "instruction", ",", "addressing", "memory", "of", "mode", "MODE", "." ]

[ "aarch64", "0" ]

aarch64

aarch64_sve_prefetch_operand_p

aarch64

CPU

GCC

834

58

1

[]

[ "<s>", "static", "rtx", "pru_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "C...

[ "Implement", "TARGET_EXPAND_BUILTIN", ".", "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'...

[ "pru", "0", "0", "0", "1", "\"bad builtin code\"" ]

pru

pru_expand_builtin

pru

CPU

GCC

835

176

1

[]

[ "<s>", "MCSection", "*", "XCoreTargetObjectFile", "::", "getSectionForConstant", "(", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ")", "const", "{", "if", "(", "Kind", ".", "isMergeableConst4", "(", ")", ")", "return", "MergeableConst4Section", ";...

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "XCore", "XCore", "\"Unknown section kind\"" ]

XCoreTargetObjectFile21

getSectionForConstant

XCore

MPU

LLVM

836

72

1

[]

[ "<s>", "static", "bool", "loongarch_index_address_p", "(", "rtx", "addr", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "PLUS", "||", "!", "REG_P", "(", "XEXP", "(", "addr", ",", "0", ")", ")", ...

[ "Return", "true", "if", "ADDR", "matches", "the", "pattern", "for", "the", "indexed", "address", "instruction", "." ]

[ "loongarch", "0", "1" ]

loongarch

loongarch_index_address_p

loongarch

CPU

GCC

837

50

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "X86" ]

X86TargetMachine11

getObjFileLowering

X86

CPU

LLVM

838

16

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"NVPTX specific alloca hoisting\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "NVPTX", "\"NVPTX specific alloca hoisting\"" ]

NVPTXAllocaHoisting

getPassName

NVPTX

GPU

LLVM

839

13

1

[]

[ "<s>", "bool", "riscv_can_use_return_insn", "(", "void", ")", "{", "return", "reload_completed", "&&", "cfun", "->", "machine", "->", "frame", ".", "total_size", "==", "0", ";", "}", "</s>" ]

[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]

[ "riscv", "0" ]

riscv2

riscv_can_use_return_insn

riscv

CPU

GCC

840

20

1

[]

[ "<s>", "bool", "check_colliding_tags", "(", "const", "rtx", "&", "t", ",", "const", "insn_info_list_t", "&", "v", ",", "arg_pair_t", "*", "arg", ")", "{", "HARD_REG_SET", "*", "unavailable", "=", "arg", "->", "second", ";", "unsigned", "orig_tag", "=", "ar...

[ "Callback", "to", "check", "which", "destination", "registers", "are", "unavailable", "to", "us", "for", "renaming", "because", "of", "the", "base", "and", "offset", "colliding", ".", "This", "is", "a", "callback", "that", "gets", "called", "for", "every", "...

[ "aarch64", "0", "0", "0" ]

falkor-tag-collision-avoidance

check_colliding_tags

aarch64

CPU

GCC

841

102

1

[]

[ "<s>", "static", "void", "ft32_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_...

[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "ft32", "8", "0", "0", "8" ]

ft322

ft32_setup_incoming_varargs

ft32

MPU

GCC

842

131

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::M0", "\"m0 should not be spilled\"", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::VGPR_32RegClass", "0" ]

SIInstrInfo140

storeRegToStackSlot

AMDGPU

GPU

LLVM

843

433

1

[]

[ "<s>", "unsigned", "SIInstrInfo", "::", "getAddressSpaceForPseudoSourceKind", "(", "PseudoSourceValue", "::", "PSVKind", "Kind", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "PseudoSourceValue", "::", "Stack", ":", "case", "PseudoSourceValue", "::", ...

[ "getAddressSpaceForPseudoSourceKind", "-", "Given", "the", "kind", "of", "memory", "(", "e.g", "." ]

[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "AMDGPU" ]

SIInstrInfo59

getAddressSpaceForPseudoSourceKind

AMDGPU

GPU

LLVM

844

86

1

[]

[ "<s>", "const", "uint16_t", "*", "XNCMRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "XNCM", "::", "LR", ",", "0", "}", ";", "r...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "XNCM", "XNCM", "XNCM::LR", "0" ]

XNCMRegisterInfo

getCalleeSavedRegs

XNCM

CPU

LLVM

845

33

1

[]

[ "<s>", "void", "AArch64AsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "{", "unsign...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "AArch64", "AArch64", "\"Invalid fixup offset!\"", "0", "0", "8", "0xff", "\"Invalid fixup size!\"", "\"Invalid fixup size!\"", "0", "1", "8", "0xff" ]

AArch64AsmBackend48

applyFixup

AArch64

CPU

LLVM

846

228

1

[]

[ "<s>", "unsigned", "HexagonInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", "::", "LDriw", ":"...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "Hexagon", "Hexagon", "Hexagon::LDriw", "Hexagon::LDrid", "Hexagon::LDrih", "Hexagon::LDrib", "Hexagon::LDriub", "2", "1", "1", "0", "2", "0", "0" ]

HexagonInstrInfo25

isLoadFromStackSlot

Hexagon

DSP

LLVM

847

127

1

[]

[ "<s>", "void", "FISCInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const",...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "FISC", "FISC", "FISC::LDR", "0" ]

FISCInstrInfo

loadRegFromStackSlot

FISC

CPU

LLVM

848

65

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "MBlaze", "\"Invalid access!\"" ]

MBlazeAsmParser1

getReg

MBlaze

MPU

LLVM

849

21

1

[]

[ "<s>", "void", "ft32_print_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "code", ")", "{", "rtx", "operand", "=", "x", ";", "switch", "(", "code", ")", "{", "case", "0", ":", "break", ";", "case", "'h'", ":", "if", "(", "GET_CO...

[ "The", "PRINT_OPERAND", "worker", "." ]

[ "ft32", "0", "\"'h' applied to non-register operand\"", "\"%s\"", "1", "\"%ld\"", "1", "2", "4", "4", "0", "\"bad alignment: %d\"", "\"%c\"", "\"512|(%d<<5)|%d\"", "5", "31", "0xffffffff", "\"(%d<<5)|%d\"", "5", "31", "0", "0", "\"invalid operand modifier letter\"", "\"...

ft322

ft32_print_operand

ft32

MPU

GCC

850

355

1

[]

[ "<s>", "bool", "canOpTrap", "(", "unsigned", "Op", ",", "EVT", "VT", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "operation", "can", "trap", "for", "the", "value", "type", "." ]

[ "Z80" ]

Z80ISelLowering2

canOpTrap

Z80

MPU

LLVM

851

16

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"R600 Texture Intrinsics Replacer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"R600 Texture Intrinsics Replacer\"" ]

R600TextureIntrinsicsReplacer

getPassName

R600

GPU

LLVM

852

13

1

[]

[ "<s>", "bool", "rx_is_restricted_memory_address", "(", "rtx", "mem", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "rx_is_legitimate_address", "(", "mode", ",", "mem", ",", "reload_in_progress", "||", "reload_completed", ")", ")", "return", "false", ";"...

[ "Returns", "TRUE", "for", "simple", "memory", "addreses", ",", "ie", "ones", "that", "do", "not", "involve", "register", "indirect", "addressing", "or", "pre/post", "increment/decrement", "." ]

[ "rx", "0", "1", "0", "0x10000", "1" ]

rx

rx_is_restricted_memory_address

rx

CPU

GCC

853

143

1

[]

[ "<s>", "static", "void", "push_regs", "(", "unsigned", "int", "high", ",", "unsigned", "int", "low", ")", "{", "rtx", "insn", ";", "if", "(", "low", "==", "high", ")", "insn", "=", "emit_insn", "(", "gen_stack_push", "(", "gen_rtx_REG", "(", "SImode", ...

[ "Generate", "code", "to", "push", "the", "regs", "specified", "in", "the", "mask", ".", "remember", "that", "the", "mask", "is", "of", "the", "internal", "shape", "of", "the", "regs", ",", "not", "the", "external", "shape", "-", "so", "go", "through", ...

[ "rx", "1" ]

rx

push_regs

rx

CPU

GCC

854

74

1

[]

[ "<s>", "unsigned", "int", "compute_a_shift_length", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "*", "operands", ")", "{", "rtx", "shift", "=", "operands", "[", "3", "]", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "shift", ")", ";", "enum",...

[ "Compute", "the", "length", "of", "a", "shift", "insn", "." ]

[ "h8300", "3", "0", "2", "1", "4", "2", "2", "0", "0", "\"xor.l\"", "2", "2", "2", "2", "2", "1", "2", "3", "2", "3", "2", "3", "2" ]

h83004

compute_a_shift_length

h8300

MPU

GCC

855

502

1

[]

[ "<s>", "static", "unsigned", "selectBinaryOp", "(", "unsigned", "GenericOpc", ",", "unsigned", "RegBankID", ",", "unsigned", "OpSize", ")", "{", "switch", "(", "RegBankID", ")", "{", "case", "AArch64", "::", "GPRRegBankID", ":", "switch", "(", "OpSize", ")", ...

[ "Select", "and", "emit", "code", "for", "a", "binary", "operator", "instruction", ",", "which", "has", "an", "opcode", "which", "directly", "corresponds", "to", "the", "given", "ISD", "opcode", "." ]

[ "AArch64", "AArch64::GPRRegBankID", "32", "AArch64::ORRWrr", "AArch64::EORWrr", "AArch64::ANDWrr", "AArch64::ADDWrr", "AArch64::SUBWrr", "64", "AArch64::ORRXrr", "AArch64::EORXrr", "AArch64::ANDXrr", "AArch64::ADDXrr", "AArch64::SUBXrr" ]

AArch64InstructionSelector35

selectBinaryOp

AArch64

CPU

LLVM

856

164

1

[]

[ "<s>", "uint64_t", "HexagonGNUInfo", "::", "flags", "(", ")", "const", "{", "return", "llvm", "::", "StringSwitch", "<", "uint64_t", ">", "(", "m_Options", ".", "getTargetCPU", "(", ")", ")", ".", "Case", "(", "\"hexagonv4\"", ",", "V4", ")", ".", "Case"...

[ "Get", "the", "flags", "for", "this", "GlobalValue", "(", "see", "struct", "GVFlags", ")", "." ]

[ "Hexagon", "HexagonGNUInfo::flags", "\"hexagonv4\"", "\"hexagonv5\"" ]

HexagonGNUInfo

flags

Hexagon

DSP

LLVM

857

43

1

[]

[ "<s>", "Value", "*", "RISCVTargetLowering", "::", "emitMaskedAtomicCmpXchgIntrinsic", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicCmpXchgInst", "*", "CI", ",", "Value", "*", "AlignedAddr", ",", "Value", "*", "CmpVal", ",", "Value", "*", "NewVal", "...

[ "Perform", "a", "masked", "cmpxchg", "using", "a", "target-specific", "intrinsic", "." ]

[ "RISCV", "RISCV", "Intrinsic::ID", "Intrinsic::riscv_masked_cmpxchg_i32", "64", "Intrinsic::riscv_masked_cmpxchg_i64", "Intrinsic::getDeclaration", "64" ]

RISCVISelLowering

emitMaskedAtomicCmpXchgIntrinsic

RISCV

CPU

LLVM

858

214

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "LegalFPImmediates", ".", "size", "(", ...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "X86", "X86", "0" ]

X86ISelLowering (2)5

isFPImmLegal

X86

CPU

LLVM

859

61

1

[]

[ "<s>", "bool", "ARMAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "\".word\"", ")", "return", "parseDirectiveWord", "(", "4"...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "ARM", "ARM", "\".word\"", "4", "\".thumb\"", "\".thumb_func\"", "\".code\"", "\".syntax\"" ]

ARMAsmParser111

ParseDirective

ARM

CPU

LLVM

860

108

1

[]

[ "<s>", "void", "BPFAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "BPF", "BPF", "0", "4", "8", "0", "1", "8", "8", "8", "1", "0x10", "support::endian", "4", "1", "0x1", "support::endian", "4", "8", "8", "2", "0xFF", "3", "8", "2", "8", "3", "0xFF" ]

BPFAsmBackend18

applyFixup

BPF

Virtual ISA

LLVM

861

352

1

[]

[ "<s>", "bool", "LC2200AsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", "...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "LC2200", "LC2200", "\"Error Parsing Instruction\"" ]

LC2200AsmParser

MatchAndEmitInstruction

LC2200

CPU

LLVM

862

72

1

[]

[ "<s>", "static", "uint16_t", "name", "(", "struct", "InternalInstruction", "*", "insn", ",", "\\", "OperandType", "type", ",", "\\", "uint8_t", "index", ",", "\\", "uint8_t", "*", "valid", ")", "{", "\\", "*", "valid", "=", "1", ";", "\\", "switch", "(...

[ "Gets", "the", "name", "of", "the", "pass", "we", "are", "mixed", "into", "." ]

[ "X86", "1", "\"Unhandled register type\"", "0", "0", "4", "7", "4", "7", "0", "0x7", "5", "0", "3", "0" ]

X86DisassemblerDecoder15

name

X86

CPU

LLVM

863

302

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "PPC", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_ppc_br24\"", ",", "6", ",", "24", ",...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "PowerPC", "PPC::NumTargetFixupKinds", "\"fixup_ppc_br24\"", "6", "24", "\"fixup_ppc_brcond14\"", "16", "14", "\"fixup_ppc_br24abs\"", "6", "24", "0", "\"fixup_ppc_brcond14abs\"", "16", "14", "0", "\"fixup_ppc_half16\"", "0", "16", "0", "\"fixup_ppc_half16ds\"", "0", "14"...

PPCAsmBackend1

getFixupKindInfo

PowerPC

CPU

LLVM

864

145

1

[]

[ "<s>", "int", "X86FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "16", "8", "X86", "X86", "16", "0", "\"FPDelta isn't aligned per the Win64 ABI!\"", "\"VLAs and dynamic stack realign, but no FP?!\"", "0", "0", "0", "0", "X86", "0" ]

X86FrameLowering (2)4

getFrameIndexReference

X86

CPU

LLVM

865

413

1

[]

[ "<s>", "bool", "SIAnnotateControlFlow", "::", "isUniform", "(", "BranchInst", "*", "T", ")", "{", "return", "DA", "->", "isUniform", "(", "T", "->", "getCondition", "(", ")", ")", "||", "T", "->", "getMetadata", "(", "\"structurizecfg.uniform\"", ")", "!=", ...

[ "Returns", "true", "if", "value", "V", "is", "uniform", "across", "VF", "lanes", ",", "when", "VF", "is", "provided", ",", "and", "otherwise", "if", "V", "is", "invariant", "across", "all", "loop", "iterations", "." ]

[ "AMDGPU", "SI", "\"structurizecfg.uniform\"" ]

SIAnnotateControlFlow11

isUniform

AMDGPU

GPU

LLVM

866

32

1

[]

[ "<s>", "bool", "xlogue_layout", "::", "is_stub_managed_reg", "(", "unsigned", "regno", ",", "unsigned", "count", ")", "{", "bool", "hfp", "=", "frame_pointer_needed", "||", "stack_realign_fp", ";", "unsigned", "i", ";", "for", "(", "i", "=", "0", ";", "i", ...

[ "Determine", "if", "register", "REGNO", "is", "a", "stub", "managed", "register", "given", "the", "total", "COUNT", "of", "stub", "managed", "registers", "." ]

[ "i386", "0" ]

i386-features

is_stub_managed_reg

i386

CPU

GCC

867

75

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "shouldScheduleLoadsNear", "(", "SDNode", "*", "Load1", ",", "SDNode", "*", "Load2", ",", "int64_t", "Offset1", ",", "int64_t", "Offset2", ",", "unsigned", "NumLoads", ")", "const", "{", "assert", "(", "Offset2", ">", "Of...

[ "shouldScheduleLoadsNear", "-", "This", "is", "a", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "(", "in", "conjunction", "with", "areLoadsFromSameBasePtr", ")", "if", "two", "loads", "should", "be", "scheduled", "togther", "." ]

[ "X86", "X86", "8", "64", "X86::LD_Fp32m", "X86::LD_Fp64m", "X86::LD_Fp80m", "X86::MMX_MOVD64rm", "X86::MMX_MOVQ64rm", "0", "3", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i64", "MVT::f32", "MVT::f64" ]

X86InstrInfo (2)1

shouldScheduleLoadsNear

X86

CPU

LLVM

868

209

1

[]

[ "<s>", "void", "RV16KFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Saved...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "RV16K", "RV16K", "RV16K::X0", "RV16K::X2" ]

RV16KFrameLowering

determineCalleeSaves

RV16K

Virtual ISA

LLVM

869

58

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "setExecutionDomain", "(", "MachineInstr", "&", "MI", ",", "unsigned", "Domain", ")", "const", "{", "assert", "(", "Domain", ">", "0", "&&", "Domain", "<", "4", "&&", "\"Invalid execution domain\"", ")", ";", "uint16_t", ...

[ "Change", "the", "opcode", "of", "MI", "to", "execute", "in", "Domain", "." ]

[ "X86", "X86", "0", "4", "\"Invalid execution domain\"", "X86II::SSEDomainShift", "3", "\"Not an SSE instruction\"", "3", "\"256-bit vector operations only available in AVX2\"", "\"256-bit insert/extract only available in AVX2\"", "\"Requires AVX-512\"", "3", "3", "4", "3", "\"Require...

X86InstrInfo114

setExecutionDomain

X86

CPU

LLVM

870

358

1

[]

[ "<s>", "static", "void", "rs6000_finish_cost", "(", "void", "*", "data", ",", "unsigned", "*", "prologue_cost", ",", "unsigned", "*", "body_cost", ",", "unsigned", "*", "epilogue_cost", ")", "{", "rs6000_cost_data", "*", "cost_data", "=", "(", "rs6000_cost_data"...

[ "Implement", "targetm.vectorize.finish_cost", "." ]

[ "powerpcspe", "2", "10000" ]

powerpcspe

rs6000_finish_cost

powerpcspe

CPU

GCC

871

117

1

[]

[ "<s>", "void", "AArch64TargetLowering", "::", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "{", "M", ".", "getOrInsertGlobal", "(...

[ "Inserts", "necessary", "declarations", "for", "SSP", "(", "stack", "protection", ")", "purpose", "." ]

[ "AArch64", "AArch64", "\"__security_cookie\"", "\"__security_check_cookie\"", "0" ]

AArch64ISelLowering (2)2

insertSSPDeclarations

AArch64

CPU

LLVM

872

127

1

[]

[ "<s>", "bool", "iq2000_can_eliminate", "(", "const", "int", "from", ",", "const", "int", "to", ")", "{", "return", "(", "from", "==", "RETURN_ADDRESS_POINTER_REGNUM", "&&", "(", "!", "leaf_function_p", "(", ")", "||", "(", "to", "==", "GP_REG_FIRST", "+", ...

[ "We", "can", "always", "eliminate", "to", "the", "frame", "pointer", ".", "We", "can", "eliminate", "to", "the", "stack", "pointer", "unless", "a", "frame", "pointer", "is", "needed", "." ]

[ "iq2000", "31" ]

iq2000

iq2000_can_eliminate

iq2000

CPU

GCC

873

60

1

[]

[ "<s>", "bool", "HexagonCopyToCombine", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "IsCombinesDisabled", ")", "ret...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonCopyToCombine (2)1

runOnMachineFunction

Hexagon

DSP

LLVM

874

265

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isFunctionSafeToOutlineFrom", "(", "MachineFunction", "&", "MF", ",", "bool", "OutlineFromLinkOnceODRs", ")", "const", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!", ...

[ "Return", "true", "if", "the", "function", "can", "safely", "be", "outlined", "from", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64InstrInfo (2)1

isFunctionSafeToOutlineFrom

AArch64

CPU

LLVM

875

86

1

[]

[ "<s>", "void", "LC3FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "I", "->", "getOpcode", "(", ")", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "LC3", "LC3", "LC3::ADJCALLSTACKUP", "LC3::ADJCALLSTACKDOWN" ]

LC3FrameLowering

eliminateCallFramePseudoInstr

LC3

CPU

LLVM

876

54

1

[]

[ "<s>", "static", "int", "visium_memory_move_cost", "(", "enum", "machine_mode", "mode", ",", "reg_class_t", "to", "ATTRIBUTE_UNUSED", ",", "bool", "in", ")", "{", "if", "(", "in", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_WORD"...

[ "Return", "the", "cost", "of", "moving", "data", "of", "mode", "MODE", "between", "a", "register", "of", "class", "CLASS", "and", "memory", ".", "IN", "is", "zero", "if", "the", "value", "is", "to", "be", "written", "to", "memory", ",", "non-zero", "if...

[ "visium", "7", "13", "6", "12" ]

visium2

visium_memory_move_cost

visium

Virtual ISA

GCC

877

58

1

[]

[ "<s>", "rtx", "ix86_find_base_term", "(", "rtx", "x", ")", "{", "rtx", "term", ";", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST", ")", "return", "x", ";", "term", "=", "XEXP", "(", "x", ",", "0", ")", ...

[ "If", "X", "is", "a", "machine", "specific", "address", "(", "i.e", ".", "a", "symbol", "or", "label", "being", "referenced", "as", "a", "displacement", "from", "the", "GOT", "implemented", "using", "an", "UNSPEC", ")", ",", "then", "return", "the", "bas...

[ "i386", "0", "1", "0", "1", "1", "0", "0" ]

i3865

ix86_find_base_term

i386

CPU

GCC

878

114

1

[]

[ "<s>", "const", "AGCInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "AGC", "AGC" ]

AGCSubtarget

getInstrInfo

AGC

MPU

LLVM

879

14

1

[]

[ "<s>", "bool", "tilegx_can_use_return_insn_p", "(", "void", ")", "{", "return", "(", "reload_completed", "&&", "!", "cfun", "->", "static_chain_decl", "&&", "!", "compute_total_frame_size", "(", ")", "&&", "tilegx_current_function_is_leaf", "(", ")", "&&", "!", "c...

[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]

[ "tilegx" ]

tilegx

tilegx_can_use_return_insn_p

tilegx

VLIW

GCC

880

37

1

[]

[ "<s>", "unsigned", "getEUsPerCU", "(", "const", "FeatureBitset", "&", "Features", ")", "{", "return", "4", ";", "}", "</s>" ]

[ "Number", "of", "SIMDs/EUs", "(", "execution", "units", ")", "per", "``", "CU", "''", "(", "``", "compute", "unit", "''", ")", ",", "where", "the", "``", "CU", "''", "is", "the", "unit", "onto", "which", "workgroups", "are", "mapped", "." ]

[ "AMDGPU", "4" ]

AMDGPUBaseInfo12

getEUsPerCU

AMDGPU

GPU

LLVM

881

13

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "X86", "X86", "ISD::InputArg", "16", "X86", "0", "MVT::f32", "MVT::f64", "\"SSE register return with SSE disabled\"", "X86::ST0", "X86::ST1", "MVT::f80", "X86::FpPOP_RETVAL", "MVT::Other", "MVT::Glue", "1", "0", "ISD::FP_ROUND", "1", "1", "0", "2" ]

X86ISelLowering (2)

LowerCallResult

X86

CPU

LLVM

882

379

1

[]

[ "<s>", "Value", "*", "PPCTargetLowering", "::", "emitMaskedAtomicCmpXchgIntrinsic", "(", "IRBuilderBase", "&", "Builder", ",", "AtomicCmpXchgInst", "*", "CI", ",", "Value", "*", "AlignedAddr", ",", "Value", "*", "CmpVal", ",", "Value", "*", "NewVal", ",", "Value...

[ "Perform", "a", "masked", "cmpxchg", "using", "a", "target-specific", "intrinsic", "." ]

[ "PowerPC", "PPC", "\"Only support quadword now\"", "128", "Intrinsic::getDeclaration", "Intrinsic::ppc_cmpxchg_i128", "\"cmp_lo\"", "64", "\"cmp_hi\"", "\"new_lo\"", "64", "\"new_hi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "64", "\"val64\"" ]

PPCISelLowering109

emitMaskedAtomicCmpXchgIntrinsic

PowerPC

CPU

LLVM

883

347

1

[]

[ "<s>", "bool", "HexagonEarlyIfConversion", "::", "isPredicate", "(", "unsigned", "R", ")", "const", "{", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "R", ")", ";", "return", "RC", "==", "&", "Hexagon", "::", "PredRegsRegC...

[ "Set", "if", "this", "is", "one", "of", "the", "operands", "that", "made", "up", "of", "the", "predicate", "operand", "that", "controls", "an", "isPredicable", "(", ")", "instruction", "." ]

[ "Hexagon", "Hexagon", "Hexagon::PredRegsRegClass", "Hexagon::HvxQRRegClass" ]

HexagonEarlyIfConv1

isPredicate

Hexagon

DSP

LLVM

884

38

1

[]

[ "<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "X86", "1", "\"Invalid fixup offset!\"", "8", "1", "\"Value does not fit in the Fixup field\"", "0", "8" ]

X86AsmBackend25

applyFixup

X86

CPU

LLVM

885

119

1

[]

[ "<s>", "static", "int", "rs6000_use_sched_lookahead", "(", "void", ")", "{", "switch", "(", "rs6000_cpu_attr", ")", "{", "case", "CPU_PPC8540", ":", "case", "CPU_PPC8548", ":", "return", "4", ";", "case", "CPU_CELL", ":", "return", "(", "reload_completed", "?"...

[ "Return", "how", "many", "instructions", "to", "look", "ahead", "for", "better", "insn", "scheduling", "." ]

[ "rs6000", "4", "8", "0", "0" ]

rs60004

rs6000_use_sched_lookahead

rs6000

CPU

GCC

886

40

1

[]

[ "<s>", "bool", "aarch64_reinterpret_float_as_int", "(", "rtx", "value", ",", "unsigned", "HOST_WIDE_INT", "*", "intval", ")", "{", "if", "(", "aarch64_float_const_zero_rtx_p", "(", "value", ")", ")", "{", "*", "intval", "=", "0", ";", "return", "true", ";", ...

[ "Return", "the", "binary", "representation", "of", "floating", "point", "constant", "VALUE", "in", "INTVAL", ".", "If", "the", "value", "can", "not", "be", "converted", ",", "return", "false", "without", "setting", "INTVAL", ".", "The", "conversion", "is", "...

[ "aarch64", "0", "0", "2", "1", "0", "32", "1", "32", "32", "0", "32" ]

aarch641

aarch64_reinterpret_float_as_int

aarch64

CPU

GCC

887

171

1

[]

[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "M", ".", "empty", "(", ")", "&&", "TOCDataGlobalVars", ".", "empty", "(", ")", ")", "return", ";", "emitPGORefs", "(", ")", ";", "OutStreamer", ...

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "128", "\".\"" ]

PPCAsmPrinter (2)3

emitEndOfAsmFile

PowerPC

CPU

LLVM

888

228

1

[]

[ "<s>", "bool", "sh_symbian_dllexport_name_p", "(", "const", "char", "*", "symbol", ")", "{", "return", "strncmp", "(", "DLL_EXPORT_PREFIX", ",", "symbol", ",", "strlen", "(", "DLL_EXPORT_PREFIX", ")", ")", "==", "0", ";", "}", "</s>" ]

[ "Return", "nonzero", "if", "SYMBOL", "is", "marked", "as", "being", "dllexport", "'d", "." ]

[ "sh", "0" ]

symbian

sh_symbian_dllexport_name_p

sh

CPU

GCC

889

25

1

[]

[ "<s>", "void", "ARMHazardRecognizer", "::", "Reset", "(", ")", "{", "LastMI", "=", "nullptr", ";", "FpMLxStalls", "=", "0", ";", "ScoreboardHazardRecognizer", "::", "Reset", "(", ")", ";", "}", "</s>" ]

[ "Reset", "the", "unwind", "opcode", "assembler", "." ]

[ "ARM", "ARM", "0" ]

ARMHazardRecognizer (2)

Reset

ARM

CPU

LLVM

890

22

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "R600" ]

AMDGPUAsmParser18

isImm

R600

GPU

LLVM

891

13

1

[]

[ "<s>", "const", "ARCInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "ARC", "ARC" ]

ARCSubtarget

getInstrInfo

ARC

MPU

LLVM

892

14

1

[]

[ "<s>", "bool", "ARMInstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFun...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "ARM", "ARM", "ARM", "ARM", "ARM::tPUSH", "0", "1" ]

ARMInstrInfo31

spillCalleeSavedRegisters

ARM

CPU

LLVM

893

172

1

[]

[ "<s>", "void", "VEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "DebugLoc",...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "VE", "VE" ]

VEFrameLowering1

emitEpilogue

VE

CPU

LLVM

894

71

1

[]

[ "<s>", "int", "const_int_pow2_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", ")", "{", "HOST_WIDE_INT", "d", "=", "INTVAL", "(", "x", ")", ";", "HOST_WIDE_INT", "abs_d", "=", "(", "d", ">=", "0", ")", "?", ...

[ "Returns", "nonzero", "(", "bit", "number", "+", "1", ")", "if", "X", ",", "or", "-X", ",", "is", "a", "constant", "power", "of", "2", "." ]

[ "avr", "0", "1", "0" ]

avr3

const_int_pow2_p

avr

MPU

GCC

895

52

1

[]

[ "<s>", "bool", "PPCFunctionInfo", "::", "isLiveInSExt", "(", "unsigned", "VReg", ")", "const", "{", "for", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "ISD", "::", "ArgFlagsTy", ">", "&", "LiveIn", ":", "LiveInAttrs", ")", "if", "(", "LiveIn...

[ "This", "function", "returns", "true", "if", "the", "specified", "vreg", "is", "a", "live-in", "register", "and", "sign-extended", "." ]

[ "PowerPC", "PPC", "ISD::ArgFlagsTy" ]

PPCMachineFunctionInfo1

isLiveInSExt

PowerPC

CPU

LLVM

896

49

1

[]

[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "*", ",", "uint8_t", ">", "X86TargetLowering", "::", "findRepresentativeClass", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "MVT", "VT", ")", "const", "{", "const", "TargetRegisterClass", ...

[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]

[ "X86", "X86", "1", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i64", "X86::GR64RegClass", "X86::GR32RegClass", "MVT::x86mmx", "X86::VR64RegClass", "MVT::f32", "MVT::f64", "MVT::v16i8", "MVT::v8i16", "MVT::v4i32", "MVT::v2i64", "MVT::v4f32", "MVT::v2f64", "MVT::v32i8", "MVT::v16i...

X86ISelLowering (2)5

findRepresentativeClass

X86

CPU

LLVM

897

230

1

[]

[ "<s>", "bool", "SystemZTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createSystemZISelDag", "(", "*", "this", ",", "OptLevel", ")", ")", ";", "retur...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "SystemZ", "SystemZ", "SystemZ" ]

SystemZTargetMachine1

addInstSelector

SystemZ

CPU

LLVM

898

32

1

[]

[ "<s>", "BitVector", "ARMBaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "ARM", "::", "SP", ")", ";", "Re...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "ARM", "ARM", "ARM::SP", "ARM::PC", "ARM::R9" ]

ARMBaseRegisterInfo20

getReservedRegs

ARM

CPU

LLVM

899

79

1

[]