docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "int", "sh_contains_memref_p_1", "(", "rtx", "", "loc", ",", "void", "", "data", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "GET_CODE", "(", "*", "loc", ")", "==", "MEM", ")", ";", "}", "</s>" ]	[ "Called", "by", "sh_contains_memref_p", "via", "for_each_rtx", "." ]	[ "sh" ]	sh3	sh_contains_memref_p_1	sh	CPU	GCC	600	26	1	[]
[ "<s>", "bool", "HexagonPassConfig", "::", "addInstSelector", "(", ")", "{", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if"...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"After hexagon peephole pass\"", "Hexagon", "Hexagon" ]	HexagonTargetMachine1	addInstSelector	Hexagon	DSP	LLVM	601	115	1	[]
[ "<s>", "unsigned", "GBZ80RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "GB", "::", "SP", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "GBZ80", "GB", "GB::SP" ]	GBZ80RegisterInfo	getFrameRegister	GBZ80	MPU	LLVM	602	18	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "WebAssemblyAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "WebAssembly", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_cod...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly::NumTargetFixupKinds", "\"fixup_code_sleb128_i32\"", "0", "5", "8", "0", "\"fixup_code_sleb128_i64\"", "0", "10", "8", "0", "\"fixup_code_uleb128_i32\"", "0", "5", "8", "0", "\"Invalid kind!\"" ]	WebAssemblyAsmBackend	getFixupKindInfo	WebAssembly	Virtual ISA	LLVM	603	100	1	[]
[ "<s>", "static", "inline", "bool", "offset_12bit_unsigned_scaled_p", "(", "machine_mode", "mode", ",", "poly_int64", "offset", ")", "{", "HOST_WIDE_INT", "multiple", ";", "return", "(", "constant_multiple_p", "(", "offset", ",", "GET_MODE_SIZE", "(", "mode", ")", ...	[ "Return", "true", "if", "OFFSET", "is", "an", "unsigned", "12-bit", "value", "multiplied", "by", "the", "size", "of", "MODE", "." ]	[ "aarch64", "0", "4095" ]	aarch64	offset_12bit_unsigned_scaled_p	aarch64	CPU	GCC	604	41	1	[]
[ "<s>", "void", "ARM64AsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "assert", "(", "false", "&&", "\"ARM64AsmBackend::relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "ARM64", "ARM64", "\"ARM64AsmBackend::relaxInstruction() unimplemented\"" ]	ARM64AsmBackend	relaxInstruction	ARM64	CPU	LLVM	605	24	1	[]
[ "<s>", "void", "X86ATTInstPrinter", "::", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", ...	[ "value", "(", "e.g", "." ]	[ "X86", "X86", "\"unknown pcrel immediate operand\"" ]	X86ATTInstPrinter39	printPCRelImm	X86	CPU	LLVM	606	119	1	[]
[ "<s>", "LLVM_DUMP_METHOD", "void", "ARMConstantPoolValue", "::", "dump", "(", ")", "const", "{", "errs", "(", ")", "<<", "\" \"", "<<", "*", "this", ";", "}", "</s>" ]	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "ARM", "ARM", "\" \"" ]	ARMConstantPoolValue1	dump	ARM	CPU	LLVM	607	19	1	[]
[ "<s>", "unsigned", "getPointerSize", "(", ")", "const", "{", "return", "PointerSize", ";", "}", "</s>" ]	[ "Layout", "pointer", "size", "in", "bytes", ",", "rounded", "up", "to", "a", "whole", "number", "of", "bytes", "." ]	[ "SPIRV" ]	SPIRVGlobalRegistry	getPointerSize	SPIRV	Virtual ISA	LLVM	608	10	1	[]
[ "<s>", "int", "small_data_operand", "(", "rtx", "op", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "sym_ref", ";", "if", "(", "rs6000_sdata", "==", "SDATA_NONE", "\|\|", "rs6000_sdata", "==", "SDATA_DATA", ")", "return", "0...	[ "Return", "1", "for", "an", "operand", "in", "small", "memory", "on", "V.4/eabi", "." ]	[ "rs6000", "0", "0", "0", "0", "0", "0", "1", "0", "0", "1", "0", "0", "0", "0" ]	rs60007	small_data_operand	rs6000	CPU	GCC	609	169	1	[]
[ "<s>", "const", "uint32_t", "*", "M68kRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "CSR_STD_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "M68k", "M68k" ]	M68kRegisterInfo	getCallPreservedMask	M68k	MPU	LLVM	610	22	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumTCycles", ",", "unsigned", "ExtraTCycles", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "NumFCycles", ",", "unsigned", "ExtraFCycles"...	[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstrInfo11	isProfitableToIfCvt	Hexagon	DSP	LLVM	611	36	1	[]
[ "<s>", "static", "int", "s390_issue_rate", "(", "void", ")", "{", "switch", "(", "s390_tune", ")", "{", "case", "PROCESSOR_2084_Z990", ":", "case", "PROCESSOR_2094_Z9_109", ":", "case", "PROCESSOR_2094_Z9_EC", ":", "case", "PROCESSOR_2817_Z196", ":", "return", "3"...	[ "The", "number", "of", "instructions", "that", "can", "be", "issued", "per", "cycle", "." ]	[ "s390", "3", "2", "1" ]	s3905	s390_issue_rate	s390	MPU	GCC	612	55	1	[]
[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel"...	[ "Create", "an", "X86", "target", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine103	X86TargetMachine	X86	CPU	LLVM	613	255	1	[]
[ "<s>", "static", "void", "unw_access_gr", "(", "struct", "_Unwind_Context", "", "info", ",", "int", "regnum", ",", "unsigned", "long", "", "val", ",", "char", "", "nat", ",", "int", "write", ")", "{", "unsigned", "long", "", "addr", ",", "*", "nat_...	[ "Unwind", "accessors", "." ]	[ "ia64", "0", "0", "1", "127", "1", "0", "32", "2", "0", "0", "1", "0x1fffe", "1", "0x1003e", "0", "0", "1", "0x1ffe", "0", "1", "0", "1UL", "0x1f8", "8", "1UL", "32", "1UL", "0" ]	unwind-ia641	unw_access_gr	ia64	CPU	GCC	614	386	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "addPass", "(", "createWebAssemblyReplacePhysRegs", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyCallIndirectFixup", "(",...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine30	addPreEmitPass	WebAssembly	Virtual ISA	LLVM	615	127	1	[]
[ "<s>", "bool", "AMDGPUPrintfRuntimeBinding", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU", "\"printf\"" ]	AMDGPUPrintfRuntimeBinding17	runOnModule	AMDGPU	GPU	LLVM	616	188	1	[]
[ "<s>", "bool", "PPCRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "FIOperandNum", "=", "0", ";", "while", "(", "!", "MI", "->", "getOper...	[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]	[ "PowerPC", "PPC", "0", "\"Instr doesn't have FrameIndex operand!\"", "PPC::DBG_VALUE", "16", "3", "0" ]	PPCRegisterInfo (2)1	isFrameOffsetLegal	PowerPC	CPU	LLVM	617	138	1	[]
[ "<s>", "static", "void", "s390_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "i...	[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available.", ")"...	[ "s390", "1", "1", "1" ]	s3905	s390_function_arg_advance	s390	MPU	GCC	618	112	1	[]
[ "<s>", "void", "prepare", "(", ")", "{", "assert", "(", "RS", "&&", "\"Cannot spill SGPR to memory without RegScavenger\"", ")", ";", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ",", "MI", ",", "0", ",", "false"...	[ "prepare", "-", "Reset", "state", "and", "prepare", "for", "a", "new", "spill", "placement", "computation", "." ]	[ "AMDGPU", "\"Cannot spill SGPR to memory without RegScavenger\"", "AMDGPU::VGPR_32RegClass", "0", "AMDGPU::VGPR0", "\"Exec is already saved, refuse to save again\"", "AMDGPU::SGPR_32RegClass", "AMDGPU::SGPR_64RegClass", "0", "0", "0", "0" ]	SIRegisterInfo1	prepare	AMDGPU	GPU	LLVM	619	295	1	[]
[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "BPF", "BPF", "ISD::InputArg", "\"Unsupported calling convention\"", "16", "BPF", "\"LowerFormalArguments Unhandled argument type: \"", "0", "MVT::i64", "BPF::GPRRegClass", "ISD::AssertSext", "ISD::AssertZext", "ISD::TRUNCATE", "\"defined with too many args\"", "0", "\"functions with V...	BPFISelLowering11	LowerFormalArguments	BPF	Virtual ISA	LLVM	620	418	1	[]
[ "<s>", "void", "ARMHazardRecognizer", "::", "Reset", "(", ")", "{", "LastMI", "=", "0", ";", "Stalls", "=", "0", ";", "ITBlockSize", "=", "0", ";", "ScoreboardHazardRecognizer", "::", "Reset", "(", ")", ";", "}", "</s>" ]	[ "Reset", "the", "unwind", "opcode", "assembler", "." ]	[ "ARM", "ARM", "0", "0", "0" ]	ARMHazardRecognizer10	Reset	ARM	CPU	LLVM	621	26	1	[]
[ "<s>", "static", "enum", "tls_model", "tls_symbolic_operand_type", "(", "rtx", "addr", ")", "{", "enum", "tls_model", "tls_kind", "=", "TLS_MODEL_NONE", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", "{", "poly_int64", "addend", ";", "rtx"...	[ "Return", "the", "TLS", "model", "to", "use", "for", "SYMBOL", "." ]	[ "aarch64" ]	aarch64	tls_symbolic_operand_type	aarch64	CPU	GCC	622	77	1	[]
[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "AMDGPUISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "AMDGPUISD", "::", "FIRST_NUMBER", ":", "break", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "AMDGPU", "AMDGPU", "AMDGPUISD::NodeType", "AMDGPUISD::FIRST_NUMBER", "SI", "AMDGPUISD::FIRST_MEM_OPCODE_NUMBER", "AMDGPUISD::LAST_AMDGPU_ISD_NUMBER" ]	AMDGPUISelLowering16	getTargetNodeName	AMDGPU	GPU	LLVM	623	316	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isVectorClearMaskLegal", "(", "const", "std", "::", "vector", "<", "SDValue", ">", "&", "BVOps", ",", "MVT", "EVT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "NumElts", "=", "BVOps", ".", "si...	[ "Similar", "to", "isShuffleMaskLegal", "." ]	[ "X86", "X86", "64", "2", "4", "0", "4", "0", "4", "0", "4", "0", "4" ]	X86ISelLowering160	isVectorClearMaskLegal	X86	CPU	LLVM	624	118	1	[]
[ "<s>", "int", "s390_arg_frame_offset", "(", ")", "{", "struct", "s390_frame", "frame", ";", "s390_frame_info", "(", "&", "frame", ")", ";", "return", "frame", ".", "frame_size", "+", "STACK_POINTER_OFFSET", ";", "}", "</s>" ]	[ "Return", "offset", "between", "argument", "pointer", "and", "frame", "pointer", "initially", "after", "prologue", "." ]	[ "s390" ]	s3902	s390_arg_frame_offset	s390	MPU	GCC	625	23	1	[]
[ "<s>", "void", "X86TargetLowering", "::", "initializeSplitCSR", "(", "MachineBasicBlock", "", "Entry", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", ";", "X86MachineFunctionInfo", "", "AFI", "=", "Entry", "->", "...	[ "Perform", "necessary", "initialization", "to", "handle", "a", "subset", "of", "CSRs", "explicitly", "via", "copies", "." ]	[ "X86", "X86", "X86", "X86" ]	X86ISelLowering197	initializeSplitCSR	X86	CPU	LLVM	626	47	1	[]
[ "<s>", "void", "nds32_spilt_doubleword", "(", "rtx", "*", "operands", ",", "bool", "load_p", ")", "{", "int", "reg", "=", "load_p", "?", "0", ":", "1", ";", "int", "mem", "=", "load_p", "?", "1", ":", "0", ";", "rtx", "reg_rtx", "=", "load_p", "?",...	[ "Spilt", "a", "doubleword", "instrucion", "to", "two", "single", "word", "instructions", "." ]	[ "nds32", "0", "1", "1", "0", "0", "1", "1", "0", "2", "2", "0", "0", "4", "0", "4", "12", "0", "0", "1", "1", "4", "0", "4", "0", "1", "2", "0", "3", "1", "4", "0", "5", "1", "2", "0", "3", "1", "4", "0", "5", "1" ]	nds32-md-auxiliary	nds32_spilt_doubleword	nds32	CPU	GCC	627	482	1	[]
[ "<s>", "bool", "X86CmovConverterPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "EnableCmovConverter", ")"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "\"******** \"", "\" : \"", "\"********\\n\"", "4", "4", "0" ]	X86CmovConversion1	runOnMachineFunction	X86	CPU	LLVM	628	357	1	[]
[ "<s>", "rtx", "expand", "(", "function_expander", "&", "e", ")", "const", "OVERRIDE", "{", "return", "e", ".", "use_exact_insn", "(", "CODE_FOR_aarch64_wrffr", ")", ";", "}", "</s>" ]	[ "Expand", "the", "call", "and", "return", "its", "lhs", "." ]	[ "aarch64" ]	aarch64-sve-builtins-base	expand	aarch64	CPU	GCC	629	19	1	[]
[ "<s>", "void", "emitInst", "(", "uint32_t", "Inst", ")", "{", "char", "Buffer", "[", "4", "]", ";", "const", "bool", "LittleEndian", "=", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", "->", "isLittleEndian", "(", ")", ";", "EmitA64MappingSymbol", ...	[ "Callback", "used", "to", "implement", "the", ".inst", "directive", "." ]	[ "AArch64", "4", "0", "4", "4", "1", "4", "1", "4" ]	AArch64ELFStreamer25	emitInst	AArch64	CPU	LLVM	630	96	1	[]
[ "<s>", "static", "rtx", "nvptx_wsync", "(", "bool", "after", ")", "{", "return", "gen_nvptx_barsync", "(", "GEN_INT", "(", "after", ")", ")", ";", "}", "</s>" ]	[ "Emit", "a", "worker-level", "synchronization", "barrier", ".", "We", "use", "different", "markers", "for", "before", "and", "after", "synchronizations", "." ]	[ "nvptx" ]	nvptx3	nvptx_wsync	nvptx	GPU	GCC	631	18	1	[]
[ "<s>", "const", "BPFInstrInfo", "*", "getInstrInfo", "(", ")", "{", "return", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "BPF", "BPF" ]	BPFISelDAGToDAG30	getInstrInfo	BPF	Virtual ISA	LLVM	632	17	1	[]
[ "<s>", "bool", "GCNPassConfig", "::", "addLegalizeMachineIR", "(", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "legalize", "pass", ",", "which", "converts", "the", "instruction", "sequence", "into", "one", "that", "can", "be", "selected", "by", "the", "target", "." ]	[ "AMDGPU" ]	AMDGPUTargetMachine33	addLegalizeMachineIR	AMDGPU	GPU	LLVM	633	11	1	[]
[ "<s>", "virtual", "const", "BPFSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "BPF", "BPF" ]	BPFTargetMachine15	getSubtargetImpl	BPF	Virtual ISA	LLVM	634	14	1	[]
[ "<s>", "bool", "MSP430TargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isInteger", "(", ")", "\|\|", "!", "VT2", ".", "isInteger", "(", ")", ")", "return", "false", ";", "ret...	[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]	[ "MSP430", "MSP430" ]	MSP430ISelLowering (2)	isTruncateFree	MSP430	MPU	LLVM	635	48	1	[]
[ "<s>", "virtual", "EVT", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "SystemZ", "MVT::i32" ]	SystemZISelLowering17	getSetCCResultType	SystemZ	CPU	LLVM	636	17	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AddressSpace", ",", "EVT", "MemVT", ",", "const", "SelectionDAG", "&", "DAG", ")", "const", "{", "bool", "NoFloat", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFuncti...	[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]	[ "X86", "X86", "64", "32" ]	X86ISelLowering (2)8	canMergeStoresTo	X86	CPU	LLVM	637	72	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "SelectAddressPCRel", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ")", "const", "{", "ConstantPoolSDNode", "*", "ConstPoolNode", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "N", ".", "getNode", "(", ")"...	[ "SelectAddressPCRel", "-", "Represent", "the", "specified", "address", "as", "pc", "relative", "to", "be", "represented", "as", "[", "pc+imm", "]", "." ]	[ "PowerPC", "PPC", "PPCII::MO_PCREL_FLAG", "PPCISD::MAT_PCREL_ADDR" ]	PPCISelLowering25	SelectAddressPCRel	PowerPC	CPU	LLVM	638	77	1	[]
[ "<s>", "MachineInstr", "", "WebAssemblyInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "&", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx1", ",", "unsigned", "OpIdx2", ")", "const", "{", "WebAssemblyFunctionInfo", "&", "MFI", "=", "", "M...	[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyInstrInfo1	commuteInstructionImpl	WebAssembly	Virtual ISA	LLVM	639	95	1	[]
[ "<s>", "bool", "SILowerControlFlow", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "AMDGPU::S_AND_B32", "AMDGPU::S_OR_B32", "AMDGPU::S_XOR_B32", "AMDGPU::S_MOV_B32_term", "AMDGPU::S_ANDN2_B32_term", "AMDGPU::S_XOR_B32_term", "AMDGPU::S_OR_SAVEEXEC_B32", "AMDGPU::EXEC_LO", "AMDGPU::S_AND_B64", "AMDGPU::S_OR_B64", "AMDGPU::S_XOR_B64", "AMDGPU::S_MOV_B64_ter...	SILowerControlFlow13	runOnMachineFunction	AMDGPU	GPU	LLVM	640	418	1	[]
[ "<s>", "static", "rtx", "arm_trampoline_adjust_address", "(", "rtx", "addr", ")", "{", "if", "(", "TARGET_THUMB", "&&", "!", "TARGET_FDPIC", ")", "addr", "=", "expand_simple_binop", "(", "Pmode", ",", "IOR", ",", "addr", ",", "const1_rtx", ",", "NULL", ",", ...	[ "Thumb", "trampolines", "should", "be", "entered", "in", "thumb", "mode", ",", "so", "set", "the", "bottom", "bit", "of", "the", "address", "." ]	[ "arm", "0" ]	arm	arm_trampoline_adjust_address	arm	CPU	GCC	641	38	1	[]
[ "<s>", "int", "mmix_function_value_regno_p", "(", "int", "regno", ")", "{", "return", "regno", "==", "MMIX_RETURN_VALUE_REGNUM", ";", "}", "</s>" ]	[ "FUNCTION_VALUE_REGNO_P", "." ]	[ "mmix" ]	mmix3	mmix_function_value_regno_p	mmix	CPU	GCC	642	13	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "X86Operand", ">", "CreateMem", "(", "unsigned", "ModeSize", ",", "unsigned", "SegReg", ",", "const", "MCExpr", "*", "Disp", ",", "unsigned", "BaseReg", ",", "unsigned", "IndexReg", ",", "unsigned", "Scale", "...	[ "Create", "a", "generalized", "memory", "operand", "." ]	[ "X86", "X86", "0", "0", "\"Invalid memory operand!\"", "1", "2", "4", "8", "\"Invalid scale!\"", "X86" ]	X86Operand14	CreateMem	X86	CPU	LLVM	643	200	1	[]
[ "<s>", "bool", "MipsTargetLowering", "::", "shouldSignExtendTypeInLibCall", "(", "EVT", "Type", ",", "bool", "IsSigned", ")", "const", "{", "if", "(", "Subtarget", ".", "hasMips3", "(", ")", "&&", "Subtarget", ".", "useSoftFloat", "(", ")", ")", "{", "if", ...	[ "Returns", "true", "if", "arguments", "should", "be", "sign-extended", "in", "lib", "calls", "." ]	[ "Mips", "Mips", "Mips", "MVT::i32" ]	MipsISelLowering (2)5	shouldSignExtendTypeInLibCall	Mips	CPU	LLVM	644	44	1	[]
[ "<s>", "void", "rvexAsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "const", "TargetRegisterInfo", "&", "RI", "=", "", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister", "(", "", "MF", ")", ";...	[ "Frame", "Directive", "." ]	[ "rvex", "rvex", "\"\\t.frame\\t$\"", "rvex", "\",\"", "\",$\"", "rvex" ]	rvexAsmPrinter	emitFrameDirective	rvex	VLIW	LLVM	645	105	1	[]
[ "<s>", "void", "BPFRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "BPF", "BPF", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "BPF::MOV_rr", "1", "BPF::ADD_ri", "1", "32", "\"bug in frame offset\"", "BPF::FI_ri", "1", "BPF::MOV_rr", "BPF::ADD_ri", "1" ]	BPFRegisterInfo (2)	eliminateFrameIndex	BPF	Virtual ISA	LLVM	646	406	1	[]
[ "<s>", "unsigned", "FISCInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "0", ";", "}", "</s>" ]	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "FISC", "FISC", "0" ]	FISCInstrInfo	isStoreToStackSlot	FISC	CPU	LLVM	647	20	1	[]
[ "<s>", "static", "int", "frv_arg_partial_bytes", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "enum", "machine_mode", "xmode", "=", "(", "mod...	[ "A", "C", "expression", "for", "the", "number", "of", "words", ",", "at", "the", "beginning", "of", "an", "argument", ",", "must", "be", "put", "in", "registers", ".", "The", "value", "must", "be", "zero", "for", "arguments", "that", "are", "passed", "...	[ "frv", "1", "1", "1", "0", "\"frv_arg_partial_bytes: %d\\n\"" ]	frv2	frv_arg_partial_bytes	frv	VLIW	GCC	648	114	1	[]
[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "bool", "little", ",", "const", "MipsTargetMachine", "&", "TM", ")", ":", "MipsGenSubtargetInfo", "(", "TT", ",", "CPU", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Code generation for MIPS-I is not...	MipsSubtarget12	MipsSubtarget	Mips	CPU	LLVM	649	480	1	[]
[ "<s>", "bool", "AArch64CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder"...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "AArch64", "AArch64", "8", "0", "AArch64", "AArch64", "AArch64", "8", "AArch64", "AArch64", "4" ]	AArch64CallLowering20	lowerFormalArguments	AArch64	CPU	LLVM	650	430	1	[]
[ "<s>", "void", "TPCFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "TPC", "TPC" ]	TPCFrameLowering	emitEpilogue	TPC	Virtual ISA	LLVM	651	16	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isSafeToMoveRegClassDefs", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "return", "RC", "!=", "&", "AMDGPU", "::", "EXECRegRegClass", ";", "}", "</s>" ]	[ "isSafeToMoveRegClassDefs", "-", "Return", "true", "if", "it", "'s", "safe", "to", "move", "a", "machine", "instruction", "that", "defines", "the", "specified", "register", "class", "." ]	[ "AMDGPU", "SI", "AMDGPU::EXECRegRegClass" ]	SIInstrInfo102	isSafeToMoveRegClassDefs	AMDGPU	GPU	LLVM	652	21	1	[]
[ "<s>", "static", "void", "sh_setup_incoming_varargs", "(", "cumulative_args_t", "ca", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_arg_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "gcc_assert", "(", "cfun", "->", "std...	[ "We", "actually", "emit", "the", "code", "in", "sh_expand_prologue", ".", "We", "used", "to", "use", "a", "static", "variable", "to", "flag", "that", "we", "need", "to", "emit", "this", "code", ",", "but", "that", "does", "n't", "when", "inlining", ",", ...	[ "sh", "0", "0", "4" ]	sh1	sh_setup_incoming_varargs	sh	CPU	GCC	653	106	1	[]
[ "<s>", "bool", "SparcAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "Sparc", "Sparc", "8", "\"instruction requires a CPU feature not currently enabled\"", "0U", "\"too few operands for instruction\"", "Sparc", "\"invalid operand for instruction\"", "\"invalid instruction mnemonic\"" ]	SparcAsmParser2	MatchAndEmitInstruction	Sparc	CPU	LLVM	654	188	1	[]
[ "<s>", "static", "reg_class_t", "cris_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "rclass", "!=", "MOF_REGS", "&&", "rclass", "!=", "MOF_SRP_REGS", "&&", "rclass", "!=", "SRP_REGS", "&&", "rclass", "!=", "CC0_RE...	[ "Worker", "function", "for", "TARGET_PREFERRED_RELOAD_CLASS", ".", "It", "seems", "like", "gcc", "(", "2.7.2", "and", "2.9x", "of", "2000-03-22", ")", "may", "send", "``", "NO_REGS", "''", "as", "the", "class", "for", "a", "constant", "(", "testcase", ":", ...	[ "cris" ]	cris	cris_preferred_reload_class	cris	MPU	GCC	655	78	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createX86ELFObjectWriter", "(", "OS", ",", "true", ",", "OSABI", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "X86", "X86" ]	X86AsmBackend45	createObjectWriter	X86	CPU	LLVM	656	21	1	[]
[ "<s>", "static", "struct", "machine_function", "*", "cris_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]	[ "Zero", "initialization", "is", "OK", "for", "all", "current", "fields", "." ]	[ "cris" ]	cris	cris_init_machine_status	cris	MPU	GCC	657	18	1	[]
[ "<s>", "TargetPassConfig", "*", "TGSITargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "TGSIPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "TGSI", "TGSI", "TGSI" ]	TGSITargetMachine	createPassConfig	TGSI	Virtual ISA	LLVM	658	21	1	[]
[ "<s>", "bool", "ARCInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "All...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "ARC", "ARC", "0", "\"FBB should have been null.\"", "0", "1", "2", "3" ]	ARCInstrInfo10	analyzeBranch	ARC	MPU	LLVM	659	401	1	[]
[ "<s>", "bool", "arm_needs_doubleword_align", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "return", "(", "GET_MODE_ALIGNMENT", "(", "mode", ")", ">", "PARM_BOUNDARY", "\|\|", "(", "type", "&&", "TYPE_ALIGN", "(", "type", ")", ">", "PARM_...	[ "Return", "1", "if", "double", "word", "alignment", "is", "required", "for", "argument", "passing", ".", "Return", "-1", "if", "double", "word", "alignment", "used", "to", "be", "required", "for", "argument", "passing", "before", "PR77728", "ABI", "fix", ","...	[ "arm" ]	arm3	arm_needs_doubleword_align	arm	CPU	GCC	660	33	1	[]
[ "<s>", "void", "spu_allocate_stack", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "HOST_WIDE_INT", "v", ";", "rtx", "chain", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "rtx", "stack_bot", "=", "gen_frame_mem", "(", "V4SImode", ",", "stack_pointer_rtx"...	[ "We", "need", "to", "correctly", "update", "the", "back", "chain", "pointer", "and", "the", "Available", "Stack", "Size", "(", "which", "is", "in", "the", "second", "slot", "of", "the", "sp", "register", ".", ")" ]	[ "spu", "0x1020300010203ll", "1", "1", "0" ]	spu	spu_allocate_stack	spu	MPU	GCC	661	216	1	[]
[ "<s>", "bool", "LanaiRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "return", "true", ";", "}"...	[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]	[ "Lanai", "Lanai" ]	LanaiRegisterInfo	canRealignStack	Lanai	CPU	LLVM	662	29	1	[]
[ "<s>", "static", "bool", "sh_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "to", "==", "SFmode", "&&", "VECTOR_MODE_P", "(", "from", ")", "&&", "GET_MODE_INNER", "(", "from", ...	[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", "." ]	[ "sh", "8", "8", "8" ]	sh	sh_can_change_mode_class	sh	CPU	GCC	663	115	1	[]
[ "<s>", "SDValue", "OR1KTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "OR1K", "OR1K", "ISD::OutputArg", "16", "OR1K", "4", "1", "0", "\"Can only return in registers!\"", "1", "OR1K", "OR1K", "OR1K", "OR1K", "\"SRetReturnReg should have been set in LowerFormalArguments().\"", "OR1K::R11", "1", "OR1K::R11", "0", "OR1KISD::RET_FLAG", "MVT::Other" ...	OR1KISelLowering1	LowerReturn	OR1K	CPU	LLVM	664	366	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "hasStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "SmallVectorImpl", "<", "const", "MachineMemOperand", "*", ">", "&", "Accesses", ")", "const", "{", "if", "(", "MI", ".", "isBundle", "(", ")", ")",...	[ "If", "the", "specified", "machine", "instruction", "has", "a", "store", "to", "a", "stack", "slot", ",", "return", "true", "along", "with", "the", "FrameIndices", "of", "the", "loaded", "stack", "slot", "and", "the", "machine", "mem", "operands", "containin...	[ "Hexagon", "Hexagon" ]	HexagonInstrInfo (2)2	hasStoreToStackSlot	Hexagon	DSP	LLVM	665	104	1	[]
[ "<s>", "bool", "Thumb1InstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "Machi...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "ARM", "ARM", "ARM", "0", "ARM::tPOP", "0", "0", "1", "ARM::LR", "ARM::PC", "ARM::tPOP_RET" ]	Thumb1InstrInfo22	restoreCalleeSavedRegisters	ARM	CPU	LLVM	666	230	1	[]
[ "<s>", "void", "Z80FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Z80", "Z80" ]	Z80FrameLowering1	emitPrologue	Z80	MPU	LLVM	667	16	1	[]
[ "<s>", "bool", "NVPTXFavorNonGenericAddrSpaces", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "DisableFavorNonGeneric", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "for", "(", "BasicBlock", "&", "B", ":", "F",...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "NVPTX", "NVPTX", "0", "1" ]	NVPTXFavorNonGenericAddrSpaces4	runOnFunction	NVPTX	GPU	LLVM	668	91	1	[]
[ "<s>", "CCAssignFn", "*", "ARM64FastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "WebKit_JS", ")", "return", "CC_ARM64_WebKit_JS", ";", "return", "Subtarget", "->", "isTa...	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "ARM64", "ARM64", "ARM64", "ARM64", "ARM64" ]	ARM64FastISel	CCAssignFnForCall	ARM64	CPU	LLVM	669	36	1	[]
[ "<s>", "static", "void", "aarch64_emit_unlikely_jump", "(", "rtx", "insn", ")", "{", "rtx_insn", "*", "jump", "=", "emit_jump_insn", "(", "insn", ")", ";", "add_reg_br_prob_note", "(", "jump", ",", "profile_probability", "::", "very_unlikely", "(", ")", ")", "...	[ "Mark", "the", "previous", "jump", "instruction", "as", "unlikely", "." ]	[ "aarch64" ]	aarch64	aarch64_emit_unlikely_jump	aarch64	CPU	GCC	670	29	1	[]
[ "<s>", "SDValue", "NVPTXTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "RETURNADDR", ":", "return", "SDValue...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "NVPTX", "NVPTX", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalAddress", "ISD::INTRINSIC_W_CHAIN", "ISD::BUILD_VECTOR", "ISD::EXTRACT_SUBVECTOR", "ISD::CONCAT_VECTORS", "ISD::STORE", "ISD::LOAD", "\"Custom lowering not defined for operation\"" ]	NVPTXISelLowering38	LowerOperation	NVPTX	GPU	LLVM	671	125	1	[]
[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", ...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "WebAssembly", "WebAssembly", "Intrinsic::wasm_atomic_notify", "ISD::INTRINSIC_W_CHAIN", "MVT::i32", "0", "0", "4", "Intrinsic::wasm_atomic_wait_i32", "ISD::INTRINSIC_W_CHAIN", "MVT::i32", "0", "0", "4", "Intrinsic::wasm_atomic_wait_i64", "ISD::INTRINSIC_W_CHAIN", "MVT::i64", "0", ...	WebAssemblyISelLowering (2)1	getTgtMemIntrinsic	WebAssembly	Virtual ISA	LLVM	672	212	1	[]
[ "<s>", "void", "AMDGPUDAGToDAGISel", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "AMDGPUArgumentUsageInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUISelDAGToDAG19	getAnalysisUsage	AMDGPU	GPU	LLVM	673	55	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isFunctionSafeToOutlineFrom", "(", "MachineFunction", "&", "MF", ",", "bool", "OutlineFromLinkOnceODRs", ")", "const", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!", ...	[ "Return", "true", "if", "the", "function", "can", "safely", "be", "outlined", "from", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64InstrInfo105	isFunctionSafeToOutlineFrom	AArch64	CPU	LLVM	674	105	1	[]
[ "<s>", "inline", "static", "int", "arm_constant_limit", "(", "bool", "size_p", ")", "{", "return", "size_p", "?", "1", ":", "current_tune", "->", "constant_limit", ";", "}", "</s>" ]	[ "The", "maximum", "number", "of", "insns", "to", "be", "used", "when", "loading", "a", "constant", "." ]	[ "arm", "1" ]	arm	arm_constant_limit	arm	CPU	GCC	675	19	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "TPC" ]	TPCImmToReg	getAnalysisUsage	TPC	Virtual ISA	LLVM	676	27	1	[]
[ "<s>", "bool", "AArch64ConditionalCompares", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** AArch64 Conditional Compares ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF", ".", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"******** AArch64 Conditional Compares ******\\n\"", "\"******** Function: \"" ]	AArch64ConditionalCompares20	runOnMachineFunction	AArch64	CPU	LLVM	677	188	1	[]
[ "<s>", "unsigned", "AArch64TTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "auto", "*", "RetTy", "=", "ICA", ".", "getReturnType", "(", ")", ";", "switch", ...	[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]	[ "AArch64", "AArch64", "Intrinsic::umin", "Intrinsic::umax", "MVT::v2i64", "2", "Intrinsic::smin", "Intrinsic::smax", "MVT::v8i8", "MVT::v16i8", "MVT::v4i16", "MVT::v8i16", "MVT::v2i32", "MVT::v4i32" ]	AArch64TargetTransformInfo31	getIntrinsicInstrCost	AArch64	CPU	LLVM	678	181	1	[]
[ "<s>", "inline", "bool", "vgpr_2reg_mode_p", "(", "machine_mode", "mode", ")", "{", "return", "(", "mode", "==", "DImode", "\|\|", "mode", "==", "DFmode", "\|\|", "mode", "==", "V64DImode", "\|\|", "mode", "==", "V64DFmode", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "MODE", "is", "valid", "for", "pair", "of", "VGPR", "registers", "." ]	[ "gcn" ]	gcn-protos	vgpr_2reg_mode_p	gcn	GPU	GCC	679	28	1	[]
[ "<s>", "const", "char", "*", "RISCVTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "RISCVISD", "::", "NODE", ":", "\\", "return", "\"RISCVISD::\"", "#", "NODE", ";", "switch", "(", "(", "RISCVISD", "::", "Nod...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "RISCV", "RISCV", "RISCVISD::NODE", "\"RISCVISD::\"", "RISCVISD::NodeType", "RISCVISD::FIRST_NUMBER" ]	RISCVISelLowering70	getTargetNodeName	RISCV	CPU	LLVM	680	205	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"ARM PIC Global Base Reg Initialization\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM", "\"ARM PIC Global Base Reg Initialization\"" ]	ARMInstrInfo11	getPassName	ARM	CPU	LLVM	681	13	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Load / Store Optimizer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"SI Load / Store Optimizer\"" ]	SILoadStoreOptimizer20	getPassName	R600	GPU	LLVM	682	13	1	[]
[ "<s>", "void", "MipsDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", "CurD...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Mips", "Mips", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1", "ISD::GLOBAL_OFFSET_TABLE", "ISD::LOAD", "ISD::STORE", "8", "\"Unexpected unaligned loads/stores.\"" ]	MipsISelDAGToDAG14	Select	Mips	CPU	LLVM	683	179	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isStridedAccess", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "llvm", "::", "any_of", "(", "MI", ".", "memoperands", "(", ")", ",", "[", "]", "(", "MachineMemOperand", "*", "MMO", ")", "...	[ "Return", "true", "if", "the", "given", "load", "or", "store", "is", "a", "strided", "memory", "access", "." ]	[ "AArch64", "AArch64" ]	AArch64InstrInfo (2)	isStridedAccess	AArch64	CPU	LLVM	684	44	1	[]
[ "<s>", "unsigned", "Cpu0MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "Cpu0", "Cpu0", "Cpu0", "32", "Cpu0::Fixups", "Cpu0::Fixups", "0", "Cpu0", "Cpu0::fixup_Cpu0_GPREL16", "Cpu0", "Cpu0::fixup_Cpu0_CALL24", "Cpu0", "Cpu0::fixup_Cpu0_GOT_Global", "Cpu0", "Cpu0::fixup_Cpu0_GOT_Local", "Cpu0", "Cpu0::fixup_Cpu0_HI16", "Cpu0", "Cpu0::fixup_Cpu0_LO16",...	Cpu0MCCodeEmitter1	getMachineOpValue	Cpu0	CPU	LLVM	685	329	1	[]
[ "<s>", "void", "AMDGPUTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "R600", "ISD::SIGN_EXTEND_INREG" ]	AMDGPUISelLowering68	ReplaceNodeResults	R600	GPU	LLVM	686	44	1	[]
[ "<s>", "static", "void", "ft32_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "enum", "machine_mode", "mode", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_...	[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "ft32", "24", "24", "0" ]	ft323	ft32_setup_incoming_varargs	ft32	MPU	GCC	687	73	1	[]
[ "<s>", "static", "bool", "aarch64_base_register_rtx_p", "(", "rtx", "x", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "strict_p", "&&", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "return", "(", "...	[ "Return", "true", "if", "X", "is", "a", "valid", "base", "register", "for", "mode", "MODE", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]	[ "aarch64" ]	aarch642	aarch64_base_register_rtx_p	aarch64	CPU	GCC	688	49	1	[]
[ "<s>", "static", "tree", "rs6000_build_builtin_va_list", "(", "void", ")", "{", "tree", "f_gpr", ",", "f_fpr", ",", "f_res", ",", "f_ovf", ",", "f_sav", ",", "record", ",", "type_decl", ";", "if", "(", "DEFAULT_ABI", "!=", "ABI_V4", ")", "return", "build_p...	[ "Create", "the", "va_list", "data", "type", "." ]	[ "rs6000", "\"__va_list_tag\"", "\"gpr\"", "\"fpr\"", "\"reserved\"", "\"overflow_arg_area\"", "\"reg_save_area\"" ]	rs60003	rs6000_build_builtin_va_list	rs6000	CPU	GCC	689	241	1	[]
[ "<s>", "Register", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "SP", "::", "I0", ";", "}", "</s>" ]	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]	[ "Sparc", "SP::I0" ]	SparcISelLowering19	getExceptionPointerRegister	Sparc	CPU	LLVM	690	17	1	[]
[ "<s>", "void", "LanaiTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...	[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]	[ "Lanai", "Lanai", "0", "1", "0", "16", "0", "0", "16", "31", "32", "0xffff", "0", "33554432", "33554431" ]	LanaiISelLowering	LowerAsmOperandForConstraint	Lanai	CPU	LLVM	691	488	1	[]
[ "<s>", "static", "rtx", "mmix_function_arg_1", "(", "const", "cumulative_args_t", "argsp_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ",", "bool", "incoming", ")", "{", "CUMULATIVE_ARGS", "*", "argsp", "=", ...	[ "Helper", "function", "for", "mmix_function_arg", "and", "mmix_function_incoming_arg", "." ]	[ "mmix", "64" ]	mmix4	mmix_function_arg_1	mmix	CPU	GCC	692	121	1	[]
[ "<s>", "void", "s390_expand_plus_operand", "(", "rtx", "target", ",", "rtx", "src", ",", "rtx", "scratch", ")", "{", "rtx", "sum1", ",", "sum2", ";", "struct", "s390_address", "ad", ";", "gcc_assert", "(", "GET_CODE", "(", "src", ")", "==", "PLUS", ")", ...	[ "Generate", "code", "to", "load", "SRC", ",", "which", "is", "PLUS", "that", "is", "not", "a", "legitimate", "operand", "for", "the", "LA", "instruction", ",", "into", "TARGET", ".", "SCRATCH", "may", "be", "used", "as", "scratch", "register", "." ]	[ "s390", "0", "1", "1", "15", "1", "15" ]	s390	s390_expand_plus_operand	s390	MPU	GCC	693	224	1	[]
[ "<s>", "void", "mips_split_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "enum", "mips_split_type", "split_type", ")", "{", "rtx", "low_dest", ";", "gcc_checking_assert", "(", "mips_split_move_p", "(", "dest", ",", "src", ",", "split_type", ")", ")", ";...	[ "Split", "a", "move", "from", "SRC", "to", "DEST", ",", "given", "that", "mips_split_move_p", "holds", ".", "SPLIT_TYPE", "describes", "the", "split", "condition", "." ]	[ "mips" ]	mips4	mips_split_move	mips	CPU	GCC	694	443	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "RegNo", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "X86", "\"Invalid access!\"" ]	X86AsmParser (2)2	getReg	X86	CPU	LLVM	695	21	1	[]
[ "<s>", "bool", "X86Subtarget", "::", "enableEarlyIfConversion", "(", ")", "const", "{", "return", "hasCMov", "(", ")", "&&", "X86EarlyIfConv", ";", "}", "</s>" ]	[ "Enable", "the", "use", "of", "the", "early", "if", "conversion", "pass", "." ]	[ "X86", "X86", "X86" ]	X86Subtarget (2)	enableEarlyIfConversion	X86	CPU	LLVM	696	16	1	[]
[ "<s>", "static", "tree", "arm_handle_fndecl_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", ...	[ "Handle", "an", "attribute", "requiring", "a", "FUNCTION_DECL", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "arm", "\"%qE attribute only applies to functions\"" ]	arm	arm_handle_fndecl_attribute	arm	CPU	GCC	697	54	1	[]
[ "<s>", "void", "ia64_split_return_addr_rtx", "(", "rtx", "dest", ")", "{", "rtx", "src", ";", "if", "(", "TEST_HARD_REG_BIT", "(", "current_frame_info", ".", "mask", ",", "BR_REG", "(", "0", ")", ")", ")", "{", "if", "(", "current_frame_info", ".", "reg_sa...	[ "Split", "this", "value", "after", "reload", ",", "now", "that", "we", "know", "where", "the", "return", "address", "is", "saved", "." ]	[ "ia64", "0", "0", "1", "31", "8", "0" ]	ia643	ia64_split_return_addr_rtx	ia64	CPU	GCC	698	199	1	[]
[ "<s>", "void", "rs6000_final_prescan_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "[", "]", ",", "int", ")", "{", "prepend_p_to_next_insn", "=", "(", "get_attr_maybe_prefixed", "(", "insn", ")", "==", "MAYBE_PREFIXED_YES", "&&", "get_attr_prefixed", "(", "in...	[ "Define", "FINAL_PRESCAN_INSN", "if", "some", "processing", "needs", "to", "be", "done", "before", "outputting", "the", "assembler", "code", ".", "On", "the", "PowerPC", ",", "we", "remember", "if", "the", "current", "insn", "is", "a", "prefixed", "insn", "w...	[ "rs6000" ]	rs6000	rs6000_final_prescan_insn	rs6000	CPU	GCC	699	35	1	[]

[ "<s>", "static", "int", "sh_contains_memref_p_1", "(", "rtx", "*", "loc", ",", "void", "*", "data", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "GET_CODE", "(", "*", "loc", ")", "==", "MEM", ")", ";", "}", "</s>" ]

[ "Called", "by", "sh_contains_memref_p", "via", "for_each_rtx", "." ]

[ "sh" ]

sh3

sh_contains_memref_p_1

sh

CPU

GCC

600

26

1

[]

[ "<s>", "bool", "HexagonPassConfig", "::", "addInstSelector", "(", ")", "{", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if"...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"After hexagon peephole pass\"", "Hexagon", "Hexagon" ]

HexagonTargetMachine1

addInstSelector

Hexagon

DSP

LLVM

601

115

1

[]

[ "<s>", "unsigned", "GBZ80RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "GB", "::", "SP", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "GBZ80", "GB", "GB::SP" ]

GBZ80RegisterInfo

getFrameRegister

GBZ80

MPU

LLVM

602

18

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "WebAssemblyAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "WebAssembly", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_cod...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly::NumTargetFixupKinds", "\"fixup_code_sleb128_i32\"", "0", "5", "8", "0", "\"fixup_code_sleb128_i64\"", "0", "10", "8", "0", "\"fixup_code_uleb128_i32\"", "0", "5", "8", "0", "\"Invalid kind!\"" ]

WebAssemblyAsmBackend

getFixupKindInfo

WebAssembly

Virtual ISA

LLVM

603

100

1

[]

[ "<s>", "static", "inline", "bool", "offset_12bit_unsigned_scaled_p", "(", "machine_mode", "mode", ",", "poly_int64", "offset", ")", "{", "HOST_WIDE_INT", "multiple", ";", "return", "(", "constant_multiple_p", "(", "offset", ",", "GET_MODE_SIZE", "(", "mode", ")", ...

[ "Return", "true", "if", "OFFSET", "is", "an", "unsigned", "12-bit", "value", "multiplied", "by", "the", "size", "of", "MODE", "." ]

[ "aarch64", "0", "4095" ]

aarch64

offset_12bit_unsigned_scaled_p

aarch64

CPU

GCC

604

41

1

[]

[ "<s>", "void", "ARM64AsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "assert", "(", "false", "&&", "\"ARM64AsmBackend::relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "ARM64", "ARM64", "\"ARM64AsmBackend::relaxInstruction() unimplemented\"" ]

ARM64AsmBackend

relaxInstruction

ARM64

CPU

LLVM

605

24

1

[]

[ "<s>", "void", "X86ATTInstPrinter", "::", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", ...

[ "value", "(", "e.g", "." ]

[ "X86", "X86", "\"unknown pcrel immediate operand\"" ]

X86ATTInstPrinter39

printPCRelImm

X86

CPU

LLVM

606

119

1

[]

[ "<s>", "LLVM_DUMP_METHOD", "void", "ARMConstantPoolValue", "::", "dump", "(", ")", "const", "{", "errs", "(", ")", "<<", "\" \"", "<<", "*", "this", ";", "}", "</s>" ]

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "ARM", "ARM", "\" \"" ]

ARMConstantPoolValue1

dump

ARM

CPU

LLVM

607

19

1

[]

[ "<s>", "unsigned", "getPointerSize", "(", ")", "const", "{", "return", "PointerSize", ";", "}", "</s>" ]

[ "Layout", "pointer", "size", "in", "bytes", ",", "rounded", "up", "to", "a", "whole", "number", "of", "bytes", "." ]

[ "SPIRV" ]

SPIRVGlobalRegistry

getPointerSize

SPIRV

Virtual ISA

LLVM

608

10

1

[]

[ "<s>", "int", "small_data_operand", "(", "rtx", "op", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "sym_ref", ";", "if", "(", "rs6000_sdata", "==", "SDATA_NONE", "||", "rs6000_sdata", "==", "SDATA_DATA", ")", "return", "0...

[ "Return", "1", "for", "an", "operand", "in", "small", "memory", "on", "V.4/eabi", "." ]

[ "rs6000", "0", "0", "0", "0", "0", "0", "1", "0", "0", "1", "0", "0", "0", "0" ]

rs60007

small_data_operand

rs6000

CPU

GCC

609

169

1

[]

[ "<s>", "const", "uint32_t", "*", "M68kRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "CSR_STD_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "M68k", "M68k" ]

M68kRegisterInfo

getCallPreservedMask

M68k

MPU

LLVM

610

22

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumTCycles", ",", "unsigned", "ExtraTCycles", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "NumFCycles", ",", "unsigned", "ExtraFCycles"...

[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstrInfo11

isProfitableToIfCvt

Hexagon

DSP

LLVM

611

36

1

[]

[ "<s>", "static", "int", "s390_issue_rate", "(", "void", ")", "{", "switch", "(", "s390_tune", ")", "{", "case", "PROCESSOR_2084_Z990", ":", "case", "PROCESSOR_2094_Z9_109", ":", "case", "PROCESSOR_2094_Z9_EC", ":", "case", "PROCESSOR_2817_Z196", ":", "return", "3"...

[ "The", "number", "of", "instructions", "that", "can", "be", "issued", "per", "cycle", "." ]

[ "s390", "3", "2", "1" ]

s3905

s390_issue_rate

s390

MPU

GCC

612

55

1

[]

[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel"...

[ "Create", "an", "X86", "target", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine103

X86TargetMachine

X86

CPU

LLVM

613

255

1

[]

[ "<s>", "static", "void", "unw_access_gr", "(", "struct", "_Unwind_Context", "*", "info", ",", "int", "regnum", ",", "unsigned", "long", "*", "val", ",", "char", "*", "nat", ",", "int", "write", ")", "{", "unsigned", "long", "*", "addr", ",", "*", "nat_...

[ "Unwind", "accessors", "." ]

[ "ia64", "0", "0", "1", "127", "1", "0", "32", "2", "0", "0", "1", "0x1fffe", "1", "0x1003e", "0", "0", "1", "0x1ffe", "0", "1", "0", "1UL", "0x1f8", "8", "1UL", "32", "1UL", "0" ]

unwind-ia641

unw_access_gr

ia64

CPU

GCC

614

386

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "addPass", "(", "createWebAssemblyReplacePhysRegs", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyCallIndirectFixup", "(",...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine30

addPreEmitPass

WebAssembly

Virtual ISA

LLVM

615

127

1

[]

[ "<s>", "bool", "AMDGPUPrintfRuntimeBinding", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU", "\"printf\"" ]

AMDGPUPrintfRuntimeBinding17

runOnModule

AMDGPU

GPU

LLVM

616

188

1

[]

[ "<s>", "bool", "PPCRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "FIOperandNum", "=", "0", ";", "while", "(", "!", "MI", "->", "getOper...

[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]

[ "PowerPC", "PPC", "0", "\"Instr doesn't have FrameIndex operand!\"", "PPC::DBG_VALUE", "16", "3", "0" ]

PPCRegisterInfo (2)1

isFrameOffsetLegal

PowerPC

CPU

LLVM

617

138

1

[]

[ "<s>", "static", "void", "s390_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "i...

[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available.", ")"...

[ "s390", "1", "1", "1" ]

s3905

s390_function_arg_advance

s390

MPU

GCC

618

112

1

[]

[ "<s>", "void", "prepare", "(", ")", "{", "assert", "(", "RS", "&&", "\"Cannot spill SGPR to memory without RegScavenger\"", ")", ";", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ",", "MI", ",", "0", ",", "false"...

[ "prepare", "-", "Reset", "state", "and", "prepare", "for", "a", "new", "spill", "placement", "computation", "." ]

[ "AMDGPU", "\"Cannot spill SGPR to memory without RegScavenger\"", "AMDGPU::VGPR_32RegClass", "0", "AMDGPU::VGPR0", "\"Exec is already saved, refuse to save again\"", "AMDGPU::SGPR_32RegClass", "AMDGPU::SGPR_64RegClass", "0", "0", "0", "0" ]

SIRegisterInfo1

prepare

AMDGPU

GPU

LLVM

619

295

1

[]

[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "BPF", "BPF", "ISD::InputArg", "\"Unsupported calling convention\"", "16", "BPF", "\"LowerFormalArguments Unhandled argument type: \"", "0", "MVT::i64", "BPF::GPRRegClass", "ISD::AssertSext", "ISD::AssertZext", "ISD::TRUNCATE", "\"defined with too many args\"", "0", "\"functions with V...

BPFISelLowering11

LowerFormalArguments

BPF

Virtual ISA

LLVM

620

418

1

[]

[ "<s>", "void", "ARMHazardRecognizer", "::", "Reset", "(", ")", "{", "LastMI", "=", "0", ";", "Stalls", "=", "0", ";", "ITBlockSize", "=", "0", ";", "ScoreboardHazardRecognizer", "::", "Reset", "(", ")", ";", "}", "</s>" ]

[ "Reset", "the", "unwind", "opcode", "assembler", "." ]

[ "ARM", "ARM", "0", "0", "0" ]

ARMHazardRecognizer10

Reset

ARM

CPU

LLVM

621

26

1

[]

[ "<s>", "static", "enum", "tls_model", "tls_symbolic_operand_type", "(", "rtx", "addr", ")", "{", "enum", "tls_model", "tls_kind", "=", "TLS_MODEL_NONE", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", "{", "poly_int64", "addend", ";", "rtx"...

[ "Return", "the", "TLS", "model", "to", "use", "for", "SYMBOL", "." ]

[ "aarch64" ]

aarch64

tls_symbolic_operand_type

aarch64

CPU

GCC

622

77

1

[]

[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "AMDGPUISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "AMDGPUISD", "::", "FIRST_NUMBER", ":", "break", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "AMDGPU", "AMDGPU", "AMDGPUISD::NodeType", "AMDGPUISD::FIRST_NUMBER", "SI", "AMDGPUISD::FIRST_MEM_OPCODE_NUMBER", "AMDGPUISD::LAST_AMDGPU_ISD_NUMBER" ]

AMDGPUISelLowering16

getTargetNodeName

AMDGPU

GPU

LLVM

623

316

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isVectorClearMaskLegal", "(", "const", "std", "::", "vector", "<", "SDValue", ">", "&", "BVOps", ",", "MVT", "EVT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "NumElts", "=", "BVOps", ".", "si...

[ "Similar", "to", "isShuffleMaskLegal", "." ]

[ "X86", "X86", "64", "2", "4", "0", "4", "0", "4", "0", "4", "0", "4" ]

X86ISelLowering160

isVectorClearMaskLegal

X86

CPU

LLVM

624

118

1

[]

[ "<s>", "int", "s390_arg_frame_offset", "(", ")", "{", "struct", "s390_frame", "frame", ";", "s390_frame_info", "(", "&", "frame", ")", ";", "return", "frame", ".", "frame_size", "+", "STACK_POINTER_OFFSET", ";", "}", "</s>" ]

[ "Return", "offset", "between", "argument", "pointer", "and", "frame", "pointer", "initially", "after", "prologue", "." ]

[ "s390" ]

s3902

s390_arg_frame_offset

s390

MPU

GCC

625

23

1

[]

[ "<s>", "void", "X86TargetLowering", "::", "initializeSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", ";", "X86MachineFunctionInfo", "*", "AFI", "=", "Entry", "->", "...

[ "Perform", "necessary", "initialization", "to", "handle", "a", "subset", "of", "CSRs", "explicitly", "via", "copies", "." ]

[ "X86", "X86", "X86", "X86" ]

X86ISelLowering197

initializeSplitCSR

X86

CPU

LLVM

626

47

1

[]

[ "<s>", "void", "nds32_spilt_doubleword", "(", "rtx", "*", "operands", ",", "bool", "load_p", ")", "{", "int", "reg", "=", "load_p", "?", "0", ":", "1", ";", "int", "mem", "=", "load_p", "?", "1", ":", "0", ";", "rtx", "reg_rtx", "=", "load_p", "?",...

[ "Spilt", "a", "doubleword", "instrucion", "to", "two", "single", "word", "instructions", "." ]

[ "nds32", "0", "1", "1", "0", "0", "1", "1", "0", "2", "2", "0", "0", "4", "0", "4", "12", "0", "0", "1", "1", "4", "0", "4", "0", "1", "2", "0", "3", "1", "4", "0", "5", "1", "2", "0", "3", "1", "4", "0", "5", "1" ]

nds32-md-auxiliary

nds32_spilt_doubleword

nds32

CPU

GCC

627

482

1

[]

[ "<s>", "bool", "X86CmovConverterPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "EnableCmovConverter", ")"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "\"********** \"", "\" : \"", "\"**********\\n\"", "4", "4", "0" ]

X86CmovConversion1

runOnMachineFunction

X86

CPU

LLVM

628

357

1

[]

[ "<s>", "rtx", "expand", "(", "function_expander", "&", "e", ")", "const", "OVERRIDE", "{", "return", "e", ".", "use_exact_insn", "(", "CODE_FOR_aarch64_wrffr", ")", ";", "}", "</s>" ]

[ "Expand", "the", "call", "and", "return", "its", "lhs", "." ]

[ "aarch64" ]

aarch64-sve-builtins-base

expand

aarch64

CPU

GCC

629

19

1

[]

[ "<s>", "void", "emitInst", "(", "uint32_t", "Inst", ")", "{", "char", "Buffer", "[", "4", "]", ";", "const", "bool", "LittleEndian", "=", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", "->", "isLittleEndian", "(", ")", ";", "EmitA64MappingSymbol", ...

[ "Callback", "used", "to", "implement", "the", ".inst", "directive", "." ]

[ "AArch64", "4", "0", "4", "4", "1", "4", "1", "4" ]

AArch64ELFStreamer25

emitInst

AArch64

CPU

LLVM

630

96

1

[]

[ "<s>", "static", "rtx", "nvptx_wsync", "(", "bool", "after", ")", "{", "return", "gen_nvptx_barsync", "(", "GEN_INT", "(", "after", ")", ")", ";", "}", "</s>" ]

[ "Emit", "a", "worker-level", "synchronization", "barrier", ".", "We", "use", "different", "markers", "for", "before", "and", "after", "synchronizations", "." ]

[ "nvptx" ]

nvptx3

nvptx_wsync

nvptx

GPU

GCC

631

18

1

[]

[ "<s>", "const", "BPFInstrInfo", "*", "getInstrInfo", "(", ")", "{", "return", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "BPF", "BPF" ]

BPFISelDAGToDAG30

getInstrInfo

BPF

Virtual ISA

LLVM

632

17

1

[]

[ "<s>", "bool", "GCNPassConfig", "::", "addLegalizeMachineIR", "(", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "legalize", "pass", ",", "which", "converts", "the", "instruction", "sequence", "into", "one", "that", "can", "be", "selected", "by", "the", "target", "." ]

[ "AMDGPU" ]

AMDGPUTargetMachine33

addLegalizeMachineIR

AMDGPU

GPU

LLVM

633

11

1

[]

[ "<s>", "virtual", "const", "BPFSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "BPF", "BPF" ]

BPFTargetMachine15

getSubtargetImpl

BPF

Virtual ISA

LLVM

634

14

1

[]

[ "<s>", "bool", "MSP430TargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isInteger", "(", ")", "||", "!", "VT2", ".", "isInteger", "(", ")", ")", "return", "false", ";", "ret...

[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]

[ "MSP430", "MSP430" ]

MSP430ISelLowering (2)

isTruncateFree

MSP430

MPU

LLVM

635

48

1

[]

[ "<s>", "virtual", "EVT", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "SystemZ", "MVT::i32" ]

SystemZISelLowering17

getSetCCResultType

SystemZ

CPU

LLVM

636

17

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AddressSpace", ",", "EVT", "MemVT", ",", "const", "SelectionDAG", "&", "DAG", ")", "const", "{", "bool", "NoFloat", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFuncti...

[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]

[ "X86", "X86", "64", "32" ]

X86ISelLowering (2)8

canMergeStoresTo

X86

CPU

LLVM

637

72

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "SelectAddressPCRel", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ")", "const", "{", "ConstantPoolSDNode", "*", "ConstPoolNode", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "N", ".", "getNode", "(", ")"...

[ "SelectAddressPCRel", "-", "Represent", "the", "specified", "address", "as", "pc", "relative", "to", "be", "represented", "as", "[", "pc+imm", "]", "." ]

[ "PowerPC", "PPC", "PPCII::MO_PCREL_FLAG", "PPCISD::MAT_PCREL_ADDR" ]

PPCISelLowering25

SelectAddressPCRel

PowerPC

CPU

LLVM

638

77

1

[]

[ "<s>", "MachineInstr", "*", "WebAssemblyInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "&", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx1", ",", "unsigned", "OpIdx2", ")", "const", "{", "WebAssemblyFunctionInfo", "&", "MFI", "=", "*", "M...

[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyInstrInfo1

commuteInstructionImpl

WebAssembly

Virtual ISA

LLVM

639

95

1

[]

[ "<s>", "bool", "SILowerControlFlow", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "AMDGPU::S_AND_B32", "AMDGPU::S_OR_B32", "AMDGPU::S_XOR_B32", "AMDGPU::S_MOV_B32_term", "AMDGPU::S_ANDN2_B32_term", "AMDGPU::S_XOR_B32_term", "AMDGPU::S_OR_SAVEEXEC_B32", "AMDGPU::EXEC_LO", "AMDGPU::S_AND_B64", "AMDGPU::S_OR_B64", "AMDGPU::S_XOR_B64", "AMDGPU::S_MOV_B64_ter...

SILowerControlFlow13

runOnMachineFunction

AMDGPU

GPU

LLVM

640

418

1

[]

[ "<s>", "static", "rtx", "arm_trampoline_adjust_address", "(", "rtx", "addr", ")", "{", "if", "(", "TARGET_THUMB", "&&", "!", "TARGET_FDPIC", ")", "addr", "=", "expand_simple_binop", "(", "Pmode", ",", "IOR", ",", "addr", ",", "const1_rtx", ",", "NULL", ",", ...

[ "Thumb", "trampolines", "should", "be", "entered", "in", "thumb", "mode", ",", "so", "set", "the", "bottom", "bit", "of", "the", "address", "." ]

[ "arm", "0" ]

arm

arm_trampoline_adjust_address

arm

CPU

GCC

641

38

1

[]

[ "<s>", "int", "mmix_function_value_regno_p", "(", "int", "regno", ")", "{", "return", "regno", "==", "MMIX_RETURN_VALUE_REGNUM", ";", "}", "</s>" ]

[ "FUNCTION_VALUE_REGNO_P", "." ]

[ "mmix" ]

mmix3

mmix_function_value_regno_p

mmix

CPU

GCC

642

13

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "X86Operand", ">", "CreateMem", "(", "unsigned", "ModeSize", ",", "unsigned", "SegReg", ",", "const", "MCExpr", "*", "Disp", ",", "unsigned", "BaseReg", ",", "unsigned", "IndexReg", ",", "unsigned", "Scale", "...

[ "Create", "a", "generalized", "memory", "operand", "." ]

[ "X86", "X86", "0", "0", "\"Invalid memory operand!\"", "1", "2", "4", "8", "\"Invalid scale!\"", "X86" ]

X86Operand14

CreateMem

X86

CPU

LLVM

643

200

1

[]

[ "<s>", "bool", "MipsTargetLowering", "::", "shouldSignExtendTypeInLibCall", "(", "EVT", "Type", ",", "bool", "IsSigned", ")", "const", "{", "if", "(", "Subtarget", ".", "hasMips3", "(", ")", "&&", "Subtarget", ".", "useSoftFloat", "(", ")", ")", "{", "if", ...

[ "Returns", "true", "if", "arguments", "should", "be", "sign-extended", "in", "lib", "calls", "." ]

[ "Mips", "Mips", "Mips", "MVT::i32" ]

MipsISelLowering (2)5

shouldSignExtendTypeInLibCall

Mips

CPU

LLVM

644

44

1

[]

[ "<s>", "void", "rvexAsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "const", "TargetRegisterInfo", "&", "RI", "=", "*", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ";...

[ "Frame", "Directive", "." ]

[ "rvex", "rvex", "\"\\t.frame\\t$\"", "rvex", "\",\"", "\",$\"", "rvex" ]

rvexAsmPrinter

emitFrameDirective

rvex

VLIW

LLVM

645

105

1

[]

[ "<s>", "void", "BPFRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "BPF", "BPF", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "BPF::MOV_rr", "1", "BPF::ADD_ri", "1", "32", "\"bug in frame offset\"", "BPF::FI_ri", "1", "BPF::MOV_rr", "BPF::ADD_ri", "1" ]

BPFRegisterInfo (2)

eliminateFrameIndex

BPF

Virtual ISA

LLVM

646

406

1

[]

[ "<s>", "unsigned", "FISCInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "0", ";", "}", "</s>" ]

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "FISC", "FISC", "0" ]

FISCInstrInfo

isStoreToStackSlot

FISC

CPU

LLVM

647

20

1

[]

[ "<s>", "static", "int", "frv_arg_partial_bytes", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "enum", "machine_mode", "xmode", "=", "(", "mod...

[ "A", "C", "expression", "for", "the", "number", "of", "words", ",", "at", "the", "beginning", "of", "an", "argument", ",", "must", "be", "put", "in", "registers", ".", "The", "value", "must", "be", "zero", "for", "arguments", "that", "are", "passed", "...

[ "frv", "1", "1", "1", "0", "\"frv_arg_partial_bytes: %d\\n\"" ]

frv2

frv_arg_partial_bytes

frv

VLIW

GCC

648

114

1

[]

[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "bool", "little", ",", "const", "MipsTargetMachine", "&", "TM", ")", ":", "MipsGenSubtargetInfo", "(", "TT", ",", "CPU", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Code generation for MIPS-I is not...

MipsSubtarget12

MipsSubtarget

Mips

CPU

LLVM

649

480

1

[]

[ "<s>", "bool", "AArch64CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder"...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "AArch64", "AArch64", "8", "0", "AArch64", "AArch64", "AArch64", "8", "AArch64", "AArch64", "4" ]

AArch64CallLowering20

lowerFormalArguments

AArch64

CPU

LLVM

650

430

1

[]

[ "<s>", "void", "TPCFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "TPC", "TPC" ]

TPCFrameLowering

emitEpilogue

TPC

Virtual ISA

LLVM

651

16

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isSafeToMoveRegClassDefs", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "return", "RC", "!=", "&", "AMDGPU", "::", "EXECRegRegClass", ";", "}", "</s>" ]

[ "isSafeToMoveRegClassDefs", "-", "Return", "true", "if", "it", "'s", "safe", "to", "move", "a", "machine", "instruction", "that", "defines", "the", "specified", "register", "class", "." ]

[ "AMDGPU", "SI", "AMDGPU::EXECRegRegClass" ]

SIInstrInfo102

isSafeToMoveRegClassDefs

AMDGPU

GPU

LLVM

652

21

1

[]

[ "<s>", "static", "void", "sh_setup_incoming_varargs", "(", "cumulative_args_t", "ca", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_arg_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "gcc_assert", "(", "cfun", "->", "std...

[ "We", "actually", "emit", "the", "code", "in", "sh_expand_prologue", ".", "We", "used", "to", "use", "a", "static", "variable", "to", "flag", "that", "we", "need", "to", "emit", "this", "code", ",", "but", "that", "does", "n't", "when", "inlining", ",", ...

[ "sh", "0", "0", "4" ]

sh1

sh_setup_incoming_varargs

sh

CPU

GCC

653

106

1

[]

[ "<s>", "bool", "SparcAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "Sparc", "Sparc", "8", "\"instruction requires a CPU feature not currently enabled\"", "0U", "\"too few operands for instruction\"", "Sparc", "\"invalid operand for instruction\"", "\"invalid instruction mnemonic\"" ]

SparcAsmParser2

MatchAndEmitInstruction

Sparc

CPU

LLVM

654

188

1

[]

[ "<s>", "static", "reg_class_t", "cris_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "rclass", "!=", "MOF_REGS", "&&", "rclass", "!=", "MOF_SRP_REGS", "&&", "rclass", "!=", "SRP_REGS", "&&", "rclass", "!=", "CC0_RE...

[ "Worker", "function", "for", "TARGET_PREFERRED_RELOAD_CLASS", ".", "It", "seems", "like", "gcc", "(", "2.7.2", "and", "2.9x", "of", "2000-03-22", ")", "may", "send", "``", "NO_REGS", "''", "as", "the", "class", "for", "a", "constant", "(", "testcase", ":", ...

[ "cris" ]

cris

cris_preferred_reload_class

cris

MPU

GCC

655

78

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createX86ELFObjectWriter", "(", "OS", ",", "true", ",", "OSABI", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "X86", "X86" ]

X86AsmBackend45

createObjectWriter

X86

CPU

LLVM

656

21

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "cris_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]

[ "Zero", "initialization", "is", "OK", "for", "all", "current", "fields", "." ]

[ "cris" ]

cris

cris_init_machine_status

cris

MPU

GCC

657

18

1

[]

[ "<s>", "TargetPassConfig", "*", "TGSITargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "TGSIPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "TGSI", "TGSI", "TGSI" ]

TGSITargetMachine

createPassConfig

TGSI

Virtual ISA

LLVM

658

21

1

[]

[ "<s>", "bool", "ARCInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "All...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "ARC", "ARC", "0", "\"FBB should have been null.\"", "0", "1", "2", "3" ]

ARCInstrInfo10

analyzeBranch

ARC

MPU

LLVM

659

401

1

[]

[ "<s>", "bool", "arm_needs_doubleword_align", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "return", "(", "GET_MODE_ALIGNMENT", "(", "mode", ")", ">", "PARM_BOUNDARY", "||", "(", "type", "&&", "TYPE_ALIGN", "(", "type", ")", ">", "PARM_...

[ "Return", "1", "if", "double", "word", "alignment", "is", "required", "for", "argument", "passing", ".", "Return", "-1", "if", "double", "word", "alignment", "used", "to", "be", "required", "for", "argument", "passing", "before", "PR77728", "ABI", "fix", ","...

[ "arm" ]

arm3

arm_needs_doubleword_align

arm

CPU

GCC

660

33

1

[]

[ "<s>", "void", "spu_allocate_stack", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "HOST_WIDE_INT", "v", ";", "rtx", "chain", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "rtx", "stack_bot", "=", "gen_frame_mem", "(", "V4SImode", ",", "stack_pointer_rtx"...

[ "We", "need", "to", "correctly", "update", "the", "back", "chain", "pointer", "and", "the", "Available", "Stack", "Size", "(", "which", "is", "in", "the", "second", "slot", "of", "the", "sp", "register", ".", ")" ]

[ "spu", "0x1020300010203ll", "1", "1", "0" ]

spu

spu_allocate_stack

spu

MPU

GCC

661

216

1

[]

[ "<s>", "bool", "LanaiRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "return", "true", ";", "}"...

[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]

[ "Lanai", "Lanai" ]

LanaiRegisterInfo

canRealignStack

Lanai

CPU

LLVM

662

29

1

[]

[ "<s>", "static", "bool", "sh_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "to", "==", "SFmode", "&&", "VECTOR_MODE_P", "(", "from", ")", "&&", "GET_MODE_INNER", "(", "from", ...

[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", "." ]

[ "sh", "8", "8", "8" ]

sh

sh_can_change_mode_class

sh

CPU

GCC

663

115

1

[]

[ "<s>", "SDValue", "OR1KTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "OR1K", "OR1K", "ISD::OutputArg", "16", "OR1K", "4", "1", "0", "\"Can only return in registers!\"", "1", "OR1K", "OR1K", "OR1K", "OR1K", "\"SRetReturnReg should have been set in LowerFormalArguments().\"", "OR1K::R11", "1", "OR1K::R11", "0", "OR1KISD::RET_FLAG", "MVT::Other" ...

OR1KISelLowering1

LowerReturn

OR1K

CPU

LLVM

664

366

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "hasStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "SmallVectorImpl", "<", "const", "MachineMemOperand", "*", ">", "&", "Accesses", ")", "const", "{", "if", "(", "MI", ".", "isBundle", "(", ")", ")",...

[ "If", "the", "specified", "machine", "instruction", "has", "a", "store", "to", "a", "stack", "slot", ",", "return", "true", "along", "with", "the", "FrameIndices", "of", "the", "loaded", "stack", "slot", "and", "the", "machine", "mem", "operands", "containin...

[ "Hexagon", "Hexagon" ]

HexagonInstrInfo (2)2

hasStoreToStackSlot

Hexagon

DSP

LLVM

665

104

1

[]

[ "<s>", "bool", "Thumb1InstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "Machi...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "ARM", "ARM", "ARM", "0", "ARM::tPOP", "0", "0", "1", "ARM::LR", "ARM::PC", "ARM::tPOP_RET" ]

Thumb1InstrInfo22

restoreCalleeSavedRegisters

ARM

CPU

LLVM

666

230

1

[]

[ "<s>", "void", "Z80FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Z80", "Z80" ]

Z80FrameLowering1

emitPrologue

Z80

MPU

LLVM

667

16

1

[]

[ "<s>", "bool", "NVPTXFavorNonGenericAddrSpaces", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "DisableFavorNonGeneric", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "for", "(", "BasicBlock", "&", "B", ":", "F",...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "NVPTX", "NVPTX", "0", "1" ]

NVPTXFavorNonGenericAddrSpaces4

runOnFunction

NVPTX

GPU

LLVM

668

91

1

[]

[ "<s>", "CCAssignFn", "*", "ARM64FastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "WebKit_JS", ")", "return", "CC_ARM64_WebKit_JS", ";", "return", "Subtarget", "->", "isTa...

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "ARM64", "ARM64", "ARM64", "ARM64", "ARM64" ]

ARM64FastISel

CCAssignFnForCall

ARM64

CPU

LLVM

669

36

1

[]

[ "<s>", "static", "void", "aarch64_emit_unlikely_jump", "(", "rtx", "insn", ")", "{", "rtx_insn", "*", "jump", "=", "emit_jump_insn", "(", "insn", ")", ";", "add_reg_br_prob_note", "(", "jump", ",", "profile_probability", "::", "very_unlikely", "(", ")", ")", "...

[ "Mark", "the", "previous", "jump", "instruction", "as", "unlikely", "." ]

[ "aarch64" ]

aarch64

aarch64_emit_unlikely_jump

aarch64

CPU

GCC

670

29

1

[]

[ "<s>", "SDValue", "NVPTXTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "RETURNADDR", ":", "return", "SDValue...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "NVPTX", "NVPTX", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalAddress", "ISD::INTRINSIC_W_CHAIN", "ISD::BUILD_VECTOR", "ISD::EXTRACT_SUBVECTOR", "ISD::CONCAT_VECTORS", "ISD::STORE", "ISD::LOAD", "\"Custom lowering not defined for operation\"" ]

NVPTXISelLowering38

LowerOperation

NVPTX

GPU

LLVM

671

125

1

[]

[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", ...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "WebAssembly", "WebAssembly", "Intrinsic::wasm_atomic_notify", "ISD::INTRINSIC_W_CHAIN", "MVT::i32", "0", "0", "4", "Intrinsic::wasm_atomic_wait_i32", "ISD::INTRINSIC_W_CHAIN", "MVT::i32", "0", "0", "4", "Intrinsic::wasm_atomic_wait_i64", "ISD::INTRINSIC_W_CHAIN", "MVT::i64", "0", ...

WebAssemblyISelLowering (2)1

getTgtMemIntrinsic

WebAssembly

Virtual ISA

LLVM

672

212

1

[]

[ "<s>", "void", "AMDGPUDAGToDAGISel", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "AMDGPUArgumentUsageInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUISelDAGToDAG19

getAnalysisUsage

AMDGPU

GPU

LLVM

673

55

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isFunctionSafeToOutlineFrom", "(", "MachineFunction", "&", "MF", ",", "bool", "OutlineFromLinkOnceODRs", ")", "const", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!", ...

[ "Return", "true", "if", "the", "function", "can", "safely", "be", "outlined", "from", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64InstrInfo105

isFunctionSafeToOutlineFrom

AArch64

CPU

LLVM

674

105

1

[]

[ "<s>", "inline", "static", "int", "arm_constant_limit", "(", "bool", "size_p", ")", "{", "return", "size_p", "?", "1", ":", "current_tune", "->", "constant_limit", ";", "}", "</s>" ]

[ "The", "maximum", "number", "of", "insns", "to", "be", "used", "when", "loading", "a", "constant", "." ]

[ "arm", "1" ]

arm

arm_constant_limit

arm

CPU

GCC

675

19

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "TPC" ]

TPCImmToReg

getAnalysisUsage

TPC

Virtual ISA

LLVM

676

27

1

[]

[ "<s>", "bool", "AArch64ConditionalCompares", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** AArch64 Conditional Compares **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF", ".", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"********** AArch64 Conditional Compares **********\\n\"", "\"********** Function: \"" ]

AArch64ConditionalCompares20

runOnMachineFunction

AArch64

CPU

LLVM

677

188

1

[]

[ "<s>", "unsigned", "AArch64TTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "auto", "*", "RetTy", "=", "ICA", ".", "getReturnType", "(", ")", ";", "switch", ...

[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]

[ "AArch64", "AArch64", "Intrinsic::umin", "Intrinsic::umax", "MVT::v2i64", "2", "Intrinsic::smin", "Intrinsic::smax", "MVT::v8i8", "MVT::v16i8", "MVT::v4i16", "MVT::v8i16", "MVT::v2i32", "MVT::v4i32" ]

AArch64TargetTransformInfo31

getIntrinsicInstrCost

AArch64

CPU

LLVM

678

181

1

[]

[ "<s>", "inline", "bool", "vgpr_2reg_mode_p", "(", "machine_mode", "mode", ")", "{", "return", "(", "mode", "==", "DImode", "||", "mode", "==", "DFmode", "||", "mode", "==", "V64DImode", "||", "mode", "==", "V64DFmode", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "MODE", "is", "valid", "for", "pair", "of", "VGPR", "registers", "." ]

[ "gcn" ]

gcn-protos

vgpr_2reg_mode_p

gcn

GPU

GCC

679

28

1

[]

[ "<s>", "const", "char", "*", "RISCVTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "RISCVISD", "::", "NODE", ":", "\\", "return", "\"RISCVISD::\"", "#", "NODE", ";", "switch", "(", "(", "RISCVISD", "::", "Nod...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "RISCV", "RISCV", "RISCVISD::NODE", "\"RISCVISD::\"", "RISCVISD::NodeType", "RISCVISD::FIRST_NUMBER" ]

RISCVISelLowering70

getTargetNodeName

RISCV

CPU

LLVM

680

205

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"ARM PIC Global Base Reg Initialization\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM", "\"ARM PIC Global Base Reg Initialization\"" ]

ARMInstrInfo11

getPassName

ARM

CPU

LLVM

681

13

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Load / Store Optimizer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"SI Load / Store Optimizer\"" ]

SILoadStoreOptimizer20

getPassName

R600

GPU

LLVM

682

13

1

[]

[ "<s>", "void", "MipsDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", "CurD...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Mips", "Mips", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1", "ISD::GLOBAL_OFFSET_TABLE", "ISD::LOAD", "ISD::STORE", "8", "\"Unexpected unaligned loads/stores.\"" ]

MipsISelDAGToDAG14

Select

Mips

CPU

LLVM

683

179

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isStridedAccess", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "llvm", "::", "any_of", "(", "MI", ".", "memoperands", "(", ")", ",", "[", "]", "(", "MachineMemOperand", "*", "MMO", ")", "...

[ "Return", "true", "if", "the", "given", "load", "or", "store", "is", "a", "strided", "memory", "access", "." ]

[ "AArch64", "AArch64" ]

AArch64InstrInfo (2)

isStridedAccess

AArch64

CPU

LLVM

684

44

1

[]

[ "<s>", "unsigned", "Cpu0MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "Cpu0", "Cpu0", "Cpu0", "32", "Cpu0::Fixups", "Cpu0::Fixups", "0", "Cpu0", "Cpu0::fixup_Cpu0_GPREL16", "Cpu0", "Cpu0::fixup_Cpu0_CALL24", "Cpu0", "Cpu0::fixup_Cpu0_GOT_Global", "Cpu0", "Cpu0::fixup_Cpu0_GOT_Local", "Cpu0", "Cpu0::fixup_Cpu0_HI16", "Cpu0", "Cpu0::fixup_Cpu0_LO16",...

Cpu0MCCodeEmitter1

getMachineOpValue

Cpu0

CPU

LLVM

685

329

1

[]

[ "<s>", "void", "AMDGPUTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "R600", "ISD::SIGN_EXTEND_INREG" ]

AMDGPUISelLowering68

ReplaceNodeResults

R600

GPU

LLVM

686

44

1

[]

[ "<s>", "static", "void", "ft32_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "enum", "machine_mode", "mode", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_...

[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "ft32", "24", "24", "0" ]

ft323

ft32_setup_incoming_varargs

ft32

MPU

GCC

687

73

1

[]

[ "<s>", "static", "bool", "aarch64_base_register_rtx_p", "(", "rtx", "x", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "strict_p", "&&", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "return", "(", "...

[ "Return", "true", "if", "X", "is", "a", "valid", "base", "register", "for", "mode", "MODE", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]

[ "aarch64" ]

aarch642

aarch64_base_register_rtx_p

aarch64

CPU

GCC

688

49

1

[]

[ "<s>", "static", "tree", "rs6000_build_builtin_va_list", "(", "void", ")", "{", "tree", "f_gpr", ",", "f_fpr", ",", "f_res", ",", "f_ovf", ",", "f_sav", ",", "record", ",", "type_decl", ";", "if", "(", "DEFAULT_ABI", "!=", "ABI_V4", ")", "return", "build_p...

[ "Create", "the", "va_list", "data", "type", "." ]

[ "rs6000", "\"__va_list_tag\"", "\"gpr\"", "\"fpr\"", "\"reserved\"", "\"overflow_arg_area\"", "\"reg_save_area\"" ]

rs60003

rs6000_build_builtin_va_list

rs6000

CPU

GCC

689

241

1

[]

[ "<s>", "Register", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "SP", "::", "I0", ";", "}", "</s>" ]

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]

[ "Sparc", "SP::I0" ]

SparcISelLowering19

getExceptionPointerRegister

Sparc

CPU

LLVM

690

17

1

[]

[ "<s>", "void", "LanaiTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...

[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]

[ "Lanai", "Lanai", "0", "1", "0", "16", "0", "0", "16", "31", "32", "0xffff", "0", "33554432", "33554431" ]

LanaiISelLowering

LowerAsmOperandForConstraint

Lanai

CPU

LLVM

691

488

1

[]

[ "<s>", "static", "rtx", "mmix_function_arg_1", "(", "const", "cumulative_args_t", "argsp_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ",", "bool", "incoming", ")", "{", "CUMULATIVE_ARGS", "*", "argsp", "=", ...

[ "Helper", "function", "for", "mmix_function_arg", "and", "mmix_function_incoming_arg", "." ]

[ "mmix", "64" ]

mmix4

mmix_function_arg_1

mmix

CPU

GCC

692

121

1

[]

[ "<s>", "void", "s390_expand_plus_operand", "(", "rtx", "target", ",", "rtx", "src", ",", "rtx", "scratch", ")", "{", "rtx", "sum1", ",", "sum2", ";", "struct", "s390_address", "ad", ";", "gcc_assert", "(", "GET_CODE", "(", "src", ")", "==", "PLUS", ")", ...

[ "Generate", "code", "to", "load", "SRC", ",", "which", "is", "PLUS", "that", "is", "not", "a", "legitimate", "operand", "for", "the", "LA", "instruction", ",", "into", "TARGET", ".", "SCRATCH", "may", "be", "used", "as", "scratch", "register", "." ]

[ "s390", "0", "1", "1", "15", "1", "15" ]

s390

s390_expand_plus_operand

s390

MPU

GCC

693

224

1

[]

[ "<s>", "void", "mips_split_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "enum", "mips_split_type", "split_type", ")", "{", "rtx", "low_dest", ";", "gcc_checking_assert", "(", "mips_split_move_p", "(", "dest", ",", "src", ",", "split_type", ")", ")", ";...

[ "Split", "a", "move", "from", "SRC", "to", "DEST", ",", "given", "that", "mips_split_move_p", "holds", ".", "SPLIT_TYPE", "describes", "the", "split", "condition", "." ]

[ "mips" ]

mips4

mips_split_move

mips

CPU

GCC

694

443

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "RegNo", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "X86", "\"Invalid access!\"" ]

X86AsmParser (2)2

getReg

X86

CPU

LLVM

695

21

1

[]

[ "<s>", "bool", "X86Subtarget", "::", "enableEarlyIfConversion", "(", ")", "const", "{", "return", "hasCMov", "(", ")", "&&", "X86EarlyIfConv", ";", "}", "</s>" ]

[ "Enable", "the", "use", "of", "the", "early", "if", "conversion", "pass", "." ]

[ "X86", "X86", "X86" ]

X86Subtarget (2)

enableEarlyIfConversion

X86

CPU

LLVM

696

16

1

[]

[ "<s>", "static", "tree", "arm_handle_fndecl_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", ...

[ "Handle", "an", "attribute", "requiring", "a", "FUNCTION_DECL", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "arm", "\"%qE attribute only applies to functions\"" ]

arm

arm_handle_fndecl_attribute

arm

CPU

GCC

697

54

1

[]

[ "<s>", "void", "ia64_split_return_addr_rtx", "(", "rtx", "dest", ")", "{", "rtx", "src", ";", "if", "(", "TEST_HARD_REG_BIT", "(", "current_frame_info", ".", "mask", ",", "BR_REG", "(", "0", ")", ")", ")", "{", "if", "(", "current_frame_info", ".", "reg_sa...

[ "Split", "this", "value", "after", "reload", ",", "now", "that", "we", "know", "where", "the", "return", "address", "is", "saved", "." ]

[ "ia64", "0", "0", "1", "31", "8", "0" ]

ia643

ia64_split_return_addr_rtx

ia64

CPU

GCC

698

199

1

[]

[ "<s>", "void", "rs6000_final_prescan_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "[", "]", ",", "int", ")", "{", "prepend_p_to_next_insn", "=", "(", "get_attr_maybe_prefixed", "(", "insn", ")", "==", "MAYBE_PREFIXED_YES", "&&", "get_attr_prefixed", "(", "in...

[ "Define", "FINAL_PRESCAN_INSN", "if", "some", "processing", "needs", "to", "be", "done", "before", "outputting", "the", "assembler", "code", ".", "On", "the", "PowerPC", ",", "we", "remember", "if", "the", "current", "insn", "is", "a", "prefixed", "insn", "w...

[ "rs6000" ]

rs6000

rs6000_final_prescan_insn

rs6000

CPU

GCC

699

35

1

[]