docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "Z80InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "Z80", "Z80", "Z80::GR8RegClass", "Z80::LD8rr", "Z80::BR16RegClass", "Z80::EXR16RegClass", "Z80::EX_DE_HL", "Z80::subreg_hi", "Z80::subreg_hi", "Z80::LD8rr", "Z80::subreg_lo", "Z80::subreg_lo", "Z80::LD8rr", "Z80::KILL", "Z80::GR16RegClass", "Z80::GR16RegClass", "Z80::PUSH16r", "Z8...	Z80InstrInfo (2)	copyPhysReg	Z80	MPU	LLVM	900	330	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "getSqrtEstimate", "(", "SDValue", "Operand", ",", "SelectionDAG", "&", "DAG", ",", "int", "Enabled", ",", "int", "&", "ExtraSteps", ",", "bool", "&", "UseOneConst", ",", "bool", "Reciprocal", ")", "const", "{",...	[ "Hooks", "for", "building", "estimates", "in", "place", "of", "slower", "divisions", "and", "square", "roots", "." ]	[ "AArch64", "AArch64", "AArch64ISD::FRSQRTE", "0", "ISD::FMUL", "AArch64ISD::FRSQRTS", "ISD::FMUL", "ISD::FMUL", "0" ]	AArch64ISelLowering (2)2	getSqrtEstimate	AArch64	CPU	LLVM	901	216	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "", "DataTy", ")", "{", "Type", "", "ScalarTy", "=", "DataTy", "->", "getScalarType", "(", ")", ";", "int", "DataWidth", "=", "isa", "<", "PointerType", ">", "(", "ScalarTy", ")", "?"...	[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]	[ "X86", "X86", "32" ]	X86TargetTransformInfo (3)	isLegalMaskedLoad	X86	CPU	LLVM	902	57	1	[]
[ "<s>", "static", "machine_mode", "rs6000_translate_mode_attribute", "(", "machine_mode", "mode", ")", "{", "if", "(", "(", "FLOAT128_IEEE_P", "(", "mode", ")", "&&", "ieee128_float_type_node", "==", "long_double_type_node", ")", "\|\|", "(", "FLOAT128_IBM_P", "(", "mo...	[ "Target", "hook", "for", "translate_mode_attribute", "." ]	[ "rs6000" ]	rs6000	rs6000_translate_mode_attribute	rs6000	CPU	GCC	903	46	1	[]
[ "<s>", "unsigned", "int", "rs6000_debugger_regno", "(", "unsigned", "int", "regno", ",", "unsigned", "int", "format", ")", "{", "if", "(", "(", "format", "==", "0", "&&", "dwarf_debuginfo_p", "(", ")", ")", "\|\|", "format", "==", "1", ")", "{", "if", "(...	[ "Map", "internal", "gcc", "register", "numbers", "to", "debug", "format", "register", "numbers", ".", "FORMAT", "specifies", "the", "type", "of", "debug", "register", "number", "to", "use", ":", "0", "--", "debug", "information", ",", "except", "for", "frame...	[ "rs6000", "0", "1", "31", "32", "1124", "108", "109", "101", "1", "64", "86", "356", "67", "111", "67", "64", "100", "31", "32", "77", "65", "66", "76", "68", "109", "110", "111", "67", "64", "64" ]	rs60001	rs6000_debugger_regno	rs6000	CPU	GCC	904	299	1	[]
[ "<s>", "void", "AArch64RegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "StackOffset", "Off", "(", "Offset", ",", "MVT", "::", "i8", ")", ";", "unsigned", "i", ...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "AArch64", "AArch64", "MVT::i8", "0", "\"Instr doesn't have FrameIndex operand!\"", "AArch64", "AArch64", "AArch64", "\"Unable to resolve frame index!\"" ]	AArch64RegisterInfo12	resolveFrameIndex	AArch64	CPU	LLVM	905	126	1	[]
[ "<s>", "void", "ARMConstantIslands", "::", "verify", "(", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", "->", "begin", "(", ")", ",", "E", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ...	[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]	[ "ARM", "ARM", "1u", "0", "1", "0", "\"Constant pool entry out of range!\"" ]	ARMConstantIslandPass51	verify	ARM	CPU	LLVM	906	173	1	[]
[ "<s>", "void", "riscv_move_integer", "(", "rtx", "temp", ",", "rtx", "dest", ",", "HOST_WIDE_INT", "value", ",", "machine_mode", "orig_mode", ",", "bool", "in_splitter", ")", "{", "struct", "riscv_integer_op", "codes", "[", "RISCV_MAX_INTEGER_OPS", "]", ";", "ma...	[ "Load", "VALUE", "into", "DEST", ".", "TEMP", "is", "as", "for", "riscv_force_temporary", "." ]	[ "riscv", "2", "0", "1" ]	riscv	riscv_move_integer	riscv	CPU	GCC	907	177	1	[]
[ "<s>", "static", "int", "thumb_far_jump_used_p", "(", "void", ")", "{", "rtx", "insn", ";", "if", "(", "cfun", "->", "machine", "->", "far_jump_used", ")", "return", "1", ";", "if", "(", "!", "(", "ARM_DOUBLEWORD_ALIGN", "\|\|", "reload_completed", ")", ")",...	[ "Returns", "non-zero", "if", "the", "current", "function", "contains", ",", "or", "might", "contain", "a", "far", "jump", "." ]	[ "arm", "1", "1", "0", "1", "1", "0" ]	arm3	thumb_far_jump_used_p	arm	CPU	GCC	908	132	1	[]
[ "<s>", "long", "long", "rs6000_const_f32_to_i32", "(", "rtx", "operand", ")", "{", "long", "long", "value", ";", "const", "struct", "real_value", "*", "rv", "=", "CONST_DOUBLE_REAL_VALUE", "(", "operand", ")", ";", "gcc_assert", "(", "GET_MODE", "(", "operand"...	[ "Convert", "a", "SFmode", "constant", "to", "the", "integer", "bit", "pattern", "." ]	[ "rs6000" ]	rs60001	rs6000_const_f32_to_i32	rs6000	CPU	GCC	909	45	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AAResults", "*", "AA", ")", "const", "{", "if", "(", "isVOP1", "(", "MI", ")", "\|\|", "isVOP2", "(", "MI", ")", "\|\|", "isVOP3", "(", "M...	[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...	[ "AMDGPU", "SI" ]	SIInstrInfo11	isReallyTriviallyReMaterializable	AMDGPU	GPU	LLVM	910	80	1	[]
[ "<s>", "StringRef", "RISCVMCExpr", "::", "getVariantKindName", "(", "VariantKind", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Invalid ELF symbol kind\"", ")", ";", "case", "VK_RISCV_LO", ":", "return", "\"lo\"", ...	[ "Convert", "the", "variant", "kind", "into", "an", "ELF-appropriate", "modifier", "(", "e.g", "." ]	[ "RISCV", "RISCV", "\"Invalid ELF symbol kind\"", "RISCV", "\"lo\"", "RISCV", "\"hi\"", "RISCV", "\"pcrel_hi\"" ]	RISCVMCExpr	getVariantKindName	RISCV	CPU	LLVM	911	41	1	[]
[ "<s>", "rtx", "legitimize_pic_address", "(", "rtx", "orig", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "reg", ")", "{", "rtx", "pic_ref", "=", "orig", ";", "if", "(", "GET_CODE", "(", "orig", ")", "==", "SYMBOL_REF", "\|\|", "GET_CO...	[ "Legitimize", "PIC", "addresses", ".", "If", "the", "address", "is", "already", "position-independent", ",", "we", "return", "ORIG", ".", "Newly", "generated", "position-independent", "addresses", "go", "into", "a", "reg", ".", "This", "is", "REG", "if", "nonz...	[ "m68k", "1", "1", "0", "0", "0", "0", "0", "0", "0", "1", "0" ]	m68k3	legitimize_pic_address	m68k	MPU	GCC	912	229	1	[]
[ "<s>", "bool", "constant_address_p", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "LABEL_REF", ":", "case", "CONST_INT", ":", "case", "HIGH", ":", "return", "true", ";", "case", "CONST", ":", "if", "(", "flag...	[ "Determine", "if", "a", "given", "RTX", "is", "a", "valid", "constant", "address", "." ]	[ "sparc" ]	sparc3	constant_address_p	sparc	CPU	GCC	913	67	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "STPSUPPRESS_PASS_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64" ]	AArch64StorePairSuppress12	getPassName	AArch64	CPU	LLVM	914	11	1	[]
[ "<s>", "static", "tree", "sh_handle_interrupt_handler_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE",...	[ "Handle", "an", "``", "interrupt_handler", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "sh", "\"%qE attribute only applies to functions\"" ]	sh	sh_handle_interrupt_handler_attribute	sh	CPU	GCC	915	54	1	[]
[ "<s>", "int", "no_side_effect_operand", "(", "rtx", "op", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "addr", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "FALSE", ";", "indirection", ":", "addr", "=", "XE...	[ "Similar", "to", "simple_memory_operand", "but", "does", "n't", "match", "push/pop", "." ]	[ "pdp11", "0", "1", "0", "0", "0", "0", "0" ]	pdp11	no_side_effect_operand	pdp11	MPU	GCC	916	123	1	[]
[ "<s>", "void", "arm_init_expanders", "(", "void", ")", "{", "init_machine_status", "=", "arm_init_machine_status", ";", "if", "(", "cfun", ")", "mark_reg_pointer", "(", "arg_pointer_rtx", ",", "PARM_BOUNDARY", ")", ";", "}", "</s>" ]	[ "Do", "anything", "needed", "before", "RTL", "is", "emitted", "for", "each", "function", "." ]	[ "arm" ]	arm	arm_init_expanders	arm	CPU	GCC	917	22	1	[]
[ "<s>", "static", "int", "m32r_adjust_priority", "(", "rtx_insn", "*", "insn", ",", "int", "priority", ")", "{", "if", "(", "m32r_is_insn", "(", "insn", ")", "&&", "get_attr_insn_size", "(", "insn", ")", "!=", "INSN_SIZE_SHORT", ")", "priority", "<<=", "3", ...	[ "Increase", "the", "priority", "of", "long", "instructions", "so", "that", "the", "short", "instructions", "are", "scheduled", "ahead", "of", "the", "long", "ones", "." ]	[ "m32r", "3" ]	m32r	m32r_adjust_priority	m32r	MPU	GCC	918	34	1	[]
[ "<s>", "unsigned", "TeakRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "0", ...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "Teak", "Teak", "0", "Teak::GRRegsRegClassID", "7", "Teak::SVRegRegClassID", "0", "Teak::ABRegsRegClassID", "4", "Teak::ALRegsRegClassID", "2", "Teak::ABLRegsRegClassID", "4", "Teak::RegNoBRegs16_nohRegClassID", "12", "Teak::RegNoBRegs16_noh_pageRegClassID", "12", "80" ]	TeakRegisterInfo	getRegPressureLimit	Teak	DSP	LLVM	919	90	1	[]
[ "<s>", "bool", "pbsada_insn_rt_dep_reg_p", "(", "rtx", "pbsada_insn", ",", "rtx", "def_reg", ")", "{", "rtx", "pbsada_rt", "=", "SET_DEST", "(", "PATTERN", "(", "pbsada_insn", ")", ")", ";", "if", "(", "rtx_equal_p", "(", "def_reg", ",", "pbsada_rt", ")", ...	[ "Determine", "if", "the", "latency", "is", "occured", "when", "the", "consumer", "PBSADA_INSN", "uses", "the", "value", "of", "DEF_REG", "in", "its", "Rt", "field", "." ]	[ "nds32" ]	nds32-pipelines-auxiliary	pbsada_insn_rt_dep_reg_p	nds32	CPU	GCC	920	37	1	[]
[ "<s>", "static", "void", "epiphany_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "register", "rtx", "base", ",", "index", "=", "0", ";", "int", "offset", "=", "0", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")",...	[ "Print", "a", "memory", "address", "as", "an", "operand", "to", "reference", "that", "memory", "location", "." ]	[ "epiphany", "0", "0", "0", "0", "0", "1", "1", "1", "0", "0", "1", "0", "\",%s%d\"", "\",%s\"" ]	epiphany2	epiphany_print_operand_address	epiphany	MPU	GCC	921	316	1	[]
[ "<s>", "ScheduleHazardRecognizer", "", "PPCInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "const", "TargetMachine", "", "TM", ",", "const", "ScheduleDAG", "", "DAG", ")", "const", "{", "const", "TargetInstrInfo", "", "TII", "=", "TM", "->", "getInstrIn...	[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "this", "target", "when", "scheduling", "the", "machine", "instructions", "before", "register", "allocation", "." ]	[ "PowerPC", "PPC", "\"No InstrInfo?\"", "PPC" ]	PPCInstrInfo107	CreateTargetHazardRecognizer	PowerPC	CPU	LLVM	922	45	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "SIInstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const",...	[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]	[ "AMDGPU", "SI", "\"amdgpu-gotprel\"", "\"amdgpu-gotprel32-lo\"", "\"amdgpu-gotprel32-hi\"", "\"amdgpu-rel32-lo\"", "\"amdgpu-rel32-hi\"", "\"amdgpu-abs32-lo\"", "\"amdgpu-abs32-hi\"" ]	SIInstrInfo11	getSerializableDirectMachineOperandTargetFlags	AMDGPU	GPU	LLVM	923	87	1	[]
[ "<s>", "static", "void", "register_tuple_type", "(", "unsigned", "int", "num_vectors", ",", "vector_type_index", "type", ")", "{", "tree", "tuple_type", "=", "lang_hooks", ".", "types", ".", "make_type", "(", "RECORD_TYPE", ")", ";", "char", "buffer", "[", "si...	[ "Register", "the", "tuple", "type", "that", "contains", "NUM_VECTORS", "vectors", "of", "type", "TYPE", "." ]	[ "aarch64", "\"svbfloat16x4_t\"", "\"%.*sx%d_t\"", "2", "0", "128", "\"__val\"", "0", "128", "1" ]	aarch64-sve-builtins1	register_tuple_type	aarch64	CPU	GCC	924	262	1	[]
[ "<s>", "static", "rtx", "add_constant", "(", "struct", "mips16_constant_pool", "", "pool", ",", "rtx", "value", ",", "enum", "machine_mode", "mode", ")", "{", "struct", "mips16_constant", "", "", "p", ",", "", "c", ";", "bool", "first_of_size_p", ";", ...	[ "Add", "a", "constant", "to", "the", "pool", "and", "return", "its", "label", "." ]	[ "mips", "0", "0", "2", "0x8000", "1" ]	mips3	add_constant	mips	CPU	GCC	925	230	1	[]
[ "<s>", "unsigned", "int", "arm_dbx_register_number", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "<", "16", ")", "return", "regno", ";", "if", "(", "IS_VFP_REGNUM", "(", "regno", ")", ")", "{", "if", "(", "VFP_REGNO_OK_FOR_SINGLE", "(", ...	[ "Map", "internal", "gcc", "register", "numbers", "to", "DWARF2", "register", "numbers", "." ]	[ "arm", "16", "64", "256", "2", "104", "112" ]	arm	arm_dbx_register_number	arm	CPU	GCC	926	85	1	[]
[ "<s>", "int", "short_memory_operand", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "!", "memory_operand", "(", "x", ",", "mode", ")", ")", "return", "0", ";", "return", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ...	[ "Return", "1", "if", "OP", "is", "a", "valid", "operand", "for", "a", "`", "short", "'", "memory", "reference", "insn", "." ]	[ "stormy16", "0", "0" ]	stormy163	short_memory_operand	stormy16	CPU	GCC	927	40	1	[]
[ "<s>", "int", "addr24_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "sym", ";", "if", "(", "flag_pic", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "LABEL_REF", ")", "retu...	[ "Return", "1", "if", "OP", "is", "a", "symbol", "that", "can", "use", "24", "bit", "addressing", "." ]	[ "m32r", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0", "1", "0", "1", "0" ]	m32r3	addr24_operand	m32r	MPU	GCC	928	179	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "assert", "(", "Pred", ".", "size", "(", ")", "==", "2", "&&", "\"Invalid condition\"", "...	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "SystemZ", "SystemZ", "2", "\"Invalid condition\"", "0", "1", "0", "15", "\"Invalid predicate\"", "SystemZ::CC", "SystemZ::Return", "SystemZ::CondReturn", "SystemZ::CC", "SystemZ::CallJG", "0", "1", "1", "0", "SystemZ::CallBRCL", "SystemZ::CC", "SystemZ::CallBR", "0", "0"...	SystemZInstrInfo49	PredicateInstruction	SystemZ	CPU	LLVM	929	422	1	[]
[ "<s>", "void", "AAPTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", ...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "AAP", "AAP", "ISD::FLT_ROUNDS_", "1", "MVT::i32", "\"Unhandled node in ReplaceNodeResults\"" ]	AAPISelLowering	ReplaceNodeResults	AAP	MPU	LLVM	930	69	1	[]
[ "<s>", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "is", "expected", "to", "pass", "all", "machine", "verifier", "checks", "." ]	[ "AMDGPU" ]	AMDGPUTargetMachine (2)1	isMachineVerifierClean	AMDGPU	GPU	LLVM	931	11	1	[]
[ "<s>", "bool", "MSP430InstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "MSP430", "MSP430", "MSP430::Br", "MSP430::Bm", "MSP430::JMP", "0", "0", "0", "MSP430::JCC", "\"Invalid conditional branch\"", "MSP430CC::CondCodes", "MSP430CC::CondCodes", "1", "MSP430CC::COND_INVALID", "0", "1", "0", "MSP430CC::CondCodes", "MSP430CC::CondCodes", "0" ]	MSP430InstrInfo30	analyzeBranch	MSP430	MPU	LLVM	932	401	1	[]
[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "EXEC", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "AMDGPU", "SI", "AMDGPU::EXEC", "AMDGPU::FLAT_SCR", "AMDGPU::M0", "AMDGPU::SRC_SHARED_BASE", "AMDGPU::SRC_SHARED_LIMIT", "AMDGPU::SRC_PRIVATE_BASE", "AMDGPU::SRC_PRIVATE_LIMIT", "AMDGPU::SRC_POPS_EXITING_WAVE_ID", "AMDGPU::XNACK_MASK", "AMDGPU::LDS_DIRECT", "AMDGPU::TBA", "AMDGPU::TMA", ...	SIRegisterInfo96	getReservedRegs	AMDGPU	GPU	LLVM	933	481	1	[]
[ "<s>", "MachineBasicBlock", "", "RISCVTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llv...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "RISCV", "RISCV", "\"Unexpected instr type to insert\"", "RISCV::Select_GPR_Using_CC_GPR", "RISCV::Select_FPR32_Using_CC_GPR", "RISCV::Select_FPR64_Using_CC_GPR", "RISCV::BuildPairF64Pseudo", "RISCV::SplitF64Pseudo", "1", "2", "ISD::CondCode", "3", "RISCV::PHI", "0", "4", "5" ]	RISCVISelLowering	EmitInstrWithCustomInserter	RISCV	CPU	LLVM	934	412	1	[]
[ "<s>", "bool", "OptimizeLEAPass", "::", "isReplaceable", "(", "const", "MachineInstr", "&", "First", ",", "const", "MachineInstr", "&", "Last", ",", "int64_t", "&", "AddrDispShift", ")", "{", "assert", "(", "isLEA", "(", "First", ")", "&&", "isLEA", "(", "...	[ "Check", "whether", "metadata", "is", "replaceable", "." ]	[ "X86", "\"The function works only with LEA instructions\"", "1", "1", "0", "0", "0", "X86II::getMemoryOperandNo", "0", "X86II::getOperandBias", "X86::AddrBaseReg", "0", "X86::AddrBaseReg", "X86::AddrDisp", "32", "X86::AddrDisp" ]	X86OptimizeLEAs3	isReplaceable	X86	CPU	LLVM	935	291	1	[]
[ "<s>", "const", "MCSection", "", "PIC16TargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalValue", "", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "*", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "assert", ...	[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]	[ "PIC16", "PIC16", "\"Address=\"", "0", "0", "PIC16" ]	PIC16TargetObjectFile2	getExplicitSectionGlobal	PIC16	MPU	LLVM	936	142	1	[]
[ "<s>", "mips_output_ascii", "(", "STREAM", ",", "STRING", ",", "LEN", ")", "{", "\\", "const", "char", "*", "p", "=", "STRING", ";", "\\", "int", "size", "=", "strlen", "(", "p", ")", "+", "1", ";", "\\", "rdata_section", "(", ")", ";", "\\", "as...	[ "Output", "an", "ASCII", "string", ",", "in", "a", "space-saving", "way", ".", "PREFIX", "is", "the", "string", "that", "should", "be", "written", "before", "the", "opening", "quote", ",", "such", "as", "``", "\\t.ascii\\t", "''", "for", "real", "string", ...	[ "mips", "1" ]	mips4	mips_output_ascii	mips	CPU	GCC	937	43	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "PPCTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Co...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "PowerPC", "PPC", "1", "0", "MVT::i64", "PPC", "PPC", "0U", "PPC::G8RCRegisterClass", "0U", "PPC::GPRCRegisterClass", "MVT::f32", "0U", "PPC::F4RCRegisterClass", "MVT::f64", "0U", "PPC::F8RCRegisterClass", "0U", "PPC::VRRCRegisterClass", "0U", "PPC::CRRCRegisterClass" ]	PPCISelLowering107	getRegForInlineAsmConstraint	PowerPC	CPU	LLVM	938	178	1	[]
[ "<s>", "static", "bool", "xtensa_legitimate_constant_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "return", "!", "xtensa_tls_referenced_p", "(", "x", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", "." ]	[ "xtensa" ]	xtensa	xtensa_legitimate_constant_p	xtensa	MPU	GCC	939	20	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "SIRegisterInfo", "::", "getRegClass", "(", "unsigned", "RCID", ")", "const", "{", "switch", "(", "(", "int", ")", "RCID", ")", "{", "case", "AMDGPU", "::", "SReg_1RegClassID", ":", "return", "getBoolRC", "(", ")",...	[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]	[ "AMDGPU", "SI", "AMDGPU::SReg_1RegClassID", "AMDGPU::SReg_1_XEXECRegClassID", "AMDGPU::SReg_32_XM0_XEXECRegClass", "AMDGPU::SReg_64_XEXECRegClass", "1", "AMDGPU" ]	SIRegisterInfo10	getRegClass	AMDGPU	GPU	LLVM	940	67	1	[]
[ "<s>", "enum", "reg_class", "secondary_reload_class", "(", "enum", "reg_class", "class", ",", "enum", "machine_mode", "mode", ",", "rtx", "x", ",", "int", "in", ")", "{", "if", "(", "(", "mode", "==", "QImode", "\|\|", "mode", "==", "HImode", ")", "&&", ...	[ "Return", "the", "class", "of", "any", "secondary", "reload", "register", "that", "is", "needed", "to", "move", "IN", "into", "a", "register", "in", "class", "CLASS", "using", "mode", "MODE", ".", "Profiling", "has", "showed", "this", "routine", "and", "it...	[ "alpha", "0" ]	alpha3	secondary_reload_class	alpha	MPU	GCC	941	213	1	[]
[ "<s>", "void", "AArch64FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "AArch64InstrInfo", "*", "TII", "=", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "1", "0", "0", "0", "0xffffff", "0xffffff", "\"call frame too large\"", "AArch64::SP", "AArch64::SP", "0", "0xffffff", "\"call frame too large\"", "AArch64::SP", "AArch64::SP" ]	AArch64FrameLowering34	eliminateCallFramePseudoInstr	AArch64	CPU	LLVM	942	248	1	[]
[ "<s>", "void", "WebAssemblyTargetWasmStreamer", "::", "emitIndIdx", "(", "const", "MCExpr", "*", "Value", ")", "{", "llvm_unreachable", "(", "\".indidx encoding not yet implemented\"", ")", ";", "}", "</s>" ]	[ ".indidx" ]	[ "WebAssembly", "WebAssembly", "\".indidx encoding not yet implemented\"" ]	WebAssemblyTargetStreamer	emitIndIdx	WebAssembly	Virtual ISA	LLVM	943	17	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "getMemOperandWithOffset", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", ...	[ "Get", "the", "base", "operand", "and", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]	[ "Hexagon", "Hexagon", "0" ]	HexagonInstrInfo50	getMemOperandWithOffset	Hexagon	DSP	LLVM	944	55	1	[]
[ "<s>", "bool", "isMicroMips", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "&", "Mips", "::", "FeatureMicroMips", ";", "}", "</s>" ]	[ "Check", "whether", "a", "given", "symbol", "has", "been", "flagged", "with", "MICROMIPS", "flag", "." ]	[ "Mips", "Mips", "Mips::FeatureMicroMips" ]	MipsAsmParser29	isMicroMips	Mips	CPU	LLVM	945	18	1	[]
[ "<s>", "static", "bool", "thumb_force_lr_save", "(", "void", ")", "{", "return", "!", "cfun", "->", "machine", "->", "lr_save_eliminated", "&&", "(", "!", "leaf_function_p", "(", ")", "\|\|", "thumb_far_jump_used_p", "(", ")", "\|\|", "df_regs_ever_live_p", "(", "...	[ "Return", "true", "if", "the", "current", "function", "needs", "to", "save/restore", "LR", "." ]	[ "arm" ]	arm4	thumb_force_lr_save	arm	CPU	GCC	946	32	1	[]
[ "<s>", "static", "rtx", "rx_function_arg", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "unsigned", "int", "next_reg", ";", "unsigned", "int", "bytes_so_far", "=", "*", "get_cumulative_a...	[ "Return", "an", "RTL", "expression", "describing", "the", "register", "holding", "a", "function", "parameter", "of", "mode", "MODE", "and", "type", "TYPE", "or", "NULL_RTX", "if", "the", "parameter", "should", "be", "passed", "on", "the", "stack", ".", "CUM"...	[ "rx", "1", "0", "1" ]	rx2	rx_function_arg	rx	CPU	GCC	947	137	1	[]
[ "<s>", "void", "AGCDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"== \"", "<<", "Node", "<<", "\"\\n\"", ")", ";", "No...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "AGC", "AGC", "\"== \"", "\"\\n\"", "1", "ISD::Constant", "AGC", "ISD::Constant", "AGC" ]	AGCISelDAGToDAG	Select	AGC	MPU	LLVM	948	127	1	[]
[ "<s>", "static", "void", "ia64_output_function_prologue", "(", "FILE", "*", "file", ")", "{", "int", "mask", ",", "grsave", ",", "grsave_prev", ";", "if", "(", "current_frame_info", ".", "need_regstk", ")", "fprintf", "(", "file", ",", "\"\\t.regstk %d, %d, %d, ...	[ "Emit", "the", "function", "prologue", "." ]	[ "ia64", "\"\\t.regstk %d, %d, %d, %d\\n\"", "0", "0", "0", "8", "0", "0", "1", "4", "0", "0", "0", "1", "2", "0", "0", "0", "1", "1", "0", "\"\\t.prologue %d, %d\\n\"", "\"\\t.prologue\\n\"", "16", "\"\\t.spill %ld\\n\"" ]	ia641	ia64_output_function_prologue	ia64	CPU	GCC	949	313	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "DLX" ]	DLXAsmParser	getStartLoc	DLX	CPU	LLVM	950	11	1	[]
[ "<s>", "bool", "X86FastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "Load", ":", "return", "X8...	[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "0", "X86", "X86", "0", "0", "0", "0", "0" ]	X86FastISel (2)6	fastSelectInstruction	X86	CPU	LLVM	951	447	1	[]
[ "<s>", "static", "void", "rs6000_parse_abi_options", "(", ")", "{", "if", "(", "rs6000_abi_string", "==", "0", ")", "return", ";", "else", "if", "(", "!", "strcmp", "(", "rs6000_abi_string", ",", "\"altivec\"", ")", ")", "rs6000_altivec_abi", "=", "1", ";", ...	[ "Handle", "-mabi=", "options", "." ]	[ "rs6000", "0", "\"altivec\"", "1", "\"no-altivec\"", "0", "\"unknown ABI specified: '%s'\"" ]	rs60002	rs6000_parse_abi_options	rs6000	CPU	GCC	952	53	1	[]
[ "<s>", "bool", "XCoreInstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "bool",...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "XCore", "XCore", "\"loadRegFromStackSlot didn't insert any code!\"" ]	XCoreInstrInfo12	restoreCalleeSavedRegisters	XCore	MPU	LLVM	953	147	1	[]
[ "<s>", "bool", "umips_movep_target_p", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "int", "regno1", ",", "regno2", ",", "pair", ";", "unsigned", "int", "i", ";", "static", "const", "int", "match", "[", "8", "]", "=", "{", "0x00000060", ",", "0x...	[ "Return", "true", "if", "REG1", "and", "REG2", "match", "the", "criteria", "for", "a", "movep", "insn", "." ]	[ "mips", "8", "0x00000060", "0x000000a0", "0x000000c0", "0x00200010", "0x00400010", "0x00000030", "0x00000050", "0x00000090", "1", "1", "0" ]	mips	umips_movep_target_p	mips	CPU	GCC	954	141	1	[]
[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "emitJumpTableInfo", "(", ")", "{", "}", "</s>" ]	[ "Print", "assembly", "representations", "of", "the", "jump", "tables", "used", "by", "the", "current", "function", "to", "the", "current", "output", "stream", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyAsmPrinter (2)1	emitJumpTableInfo	WebAssembly	Virtual ISA	LLVM	955	8	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "llvm_unreachable", "(", "\"Handled...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "RI5CY", "\"Handled by fixupNeedsRelaxationAdvanced\"" ]	RISCVAsmBackend	fixupNeedsRelaxation	RI5CY	CPU	LLVM	956	30	1	[]
[ "<s>", "const", "HexagonSubtarget", "*", "HexagonTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "AttributeList", "FnAttrs", "=", "F", ".", "getAttributes", "(", ")", ";", "Attribute", "CPUAttr", "=", "FnAttrs", ...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\"target-cpu\"", "\"target-features\"", "Hexagon" ]	HexagonTargetMachine49	getSubtargetImpl	Hexagon	DSP	LLVM	957	155	1	[]
[ "<s>", "bool", "arm_valid_symbolic_address_p", "(", "rtx", "addr", ")", "{", "rtx", "xop0", ",", "xop1", "=", "NULL_RTX", ";", "rtx", "tmp", "=", "addr", ";", "if", "(", "target_word_relocations", ")", "return", "false", ";", "if", "(", "SYMBOL_REF_P", "("...	[ "Returns", "true", "if", "the", "pattern", "is", "a", "valid", "symbolic", "address", ",", "which", "is", "either", "a", "symbol_ref", "or", "(", "symbol_ref", "+", "addend", ")", ".", "According", "to", "the", "ARM", "ELF", "ABI", ",", "the", "initial",...	[ "arm", "0", "0", "1", "0", "0xff", "0x8000", "0x7fff" ]	arm	arm_valid_symbolic_address_p	arm	CPU	GCC	958	143	1	[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "Subtarget", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "ARM", "6", "4", "3", "2", "1", "5", "1", "0", "2", "ARM::tBX", "ARMCC::AL", "0" ]	ARMAsmPrinter58	runOnMachineFunction	ARM	CPU	LLVM	959	367	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "StoreSDNode", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "SDValue", "Val", "=", "St...	[ "Split", "a", "vector", "store", "into", "2", "stores", "of", "half", "the", "vector", "." ]	[ "AMDGPU", "AMDGPU", "2", "ISD::ADD", "ISD::TokenFactor", "MVT::Other" ]	AMDGPUISelLowering1	SplitVectorStore	AMDGPU	GPU	LLVM	960	326	1	[]
[ "<s>", "static", "section", "*", "mips_function_rodata_section", "(", "tree", "decl", ")", "{", "if", "(", "!", "TARGET_ABICALLS", "\|\|", "TARGET_ABSOLUTE_ABICALLS", "\|\|", "TARGET_GPWORD", ")", "return", "default_function_rodata_section", "(", "decl", ")", ";", "if",...	[ "Implement", "TARGET_ASM_FUNCTION_RODATA_SECTION", ".", "The", "complication", "here", "is", "that", ",", "with", "the", "combination", "TARGET_ABICALLS", "&", "&", "!", "TARGET_GPWORD", ",", "jump", "tables", "will", "use", "absolute", "addresses", ",", "and", "s...	[ "mips", "\".gnu.linkonce.t.\"", "16", "0", "14", "\".text.\"", "6", "0", "1", "\"data\"", "4" ]	mips	mips_function_rodata_section	mips	CPU	GCC	961	147	1	[]
[ "<s>", "void", "M88kFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "M88kInstrInfo", "&", ...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "M88k", "M88k", "M88k", "M88k", "M88k::ADDUri", "M88k::R31", "M88k::R31" ]	M88kFrameLowering	emitEpilogue	M88k	MPU	LLVM	962	129	1	[]
[ "<s>", "static", "void", "arc_init", "(", "void", ")", "{", "if", "(", "TARGET_V2", ")", "{", "if", "(", "TARGET_MPYW", "\|\|", "TARGET_MULTI", ")", "arc_multcost", "=", "COSTS_N_INSNS", "(", "1", ")", ";", "}", "if", "(", "arc_multcost", "<", "0", ")", ...	[ "Called", "by", "OVERRIDE_OPTIONS", "to", "initialize", "various", "things", "." ]	[ "arc", "1", "0", "4", "30", "3", "30", "4", "30", "\"-mno-mpy supported only for ARC700 or ARCv2\"", "\"-mno-dpfp-lrsr supported only with -mdpfp\"", "\"FPX fast and compact options cannot be specified together\"", "\"-mspfp_fast not available on ARC600 or ARC601\"", "\"No FPX/FPU mixing a...	arc6	arc_init	arc	MPU	GCC	963	376	1	[]
[ "<s>", "static", "void", "ia64_asm_init_sections", "(", "void", ")", "{", "exception_section", "=", "get_unnamed_section", "(", "0", ",", "output_section_asm_op", ",", "\"\\t.handlerdata\"", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_ASM_INITIALIZE_SECTIONS", "." ]	[ "ia64", "0", "\"\\t.handlerdata\"" ]	ia64	ia64_asm_init_sections	ia64	CPU	GCC	964	19	1	[]
[ "<s>", "bool", "supportSplitCSR", "(", "MachineFunction", "*", "MF", ")", "const", "override", "{", "return", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getFunction", "...	[ "Return", "true", "if", "the", "target", "supports", "that", "a", "subset", "of", "CSRs", "for", "the", "given", "machine", "function", "is", "handled", "explicitly", "via", "copies", "." ]	[ "ARM" ]	ARMISelLowering103	supportSplitCSR	ARM	CPU	LLVM	965	39	1	[]
[ "<s>", "bool", "isVirtualSection", "(", "const", "MCSection", "&", "Section", ")", "const", "{", "const", "MCSectionMachO", "&", "SMO", "=", "static_cast", "<", "const", "MCSectionMachO", "&", ">", "(", "Section", ")", ";", "return", "(", "SMO", ".", "getT...	[ "Check", "whether", "this", "section", "is", "``", "virtual", "''", ",", "that", "is", "has", "no", "actual", "object", "file", "contents", "." ]	[ "X86" ]	X86AsmBackend29	isVirtualSection	X86	CPU	LLVM	966	59	1	[]
[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getScalarType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "==", "MVT", "::", "f...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "R600", "MVT::f32", "MVT::f64" ]	AMDILISelLowering	isFPImmLegal	R600	GPU	LLVM	967	61	1	[]
[ "<s>", "void", "mips_move_integer", "(", "rtx", "temp", ",", "rtx", "dest", ",", "unsigned", "HOST_WIDE_INT", "value", ")", "{", "struct", "mips_integer_op", "codes", "[", "MIPS_MAX_INTEGER_OPS", "]", ";", "machine_mode", "mode", ";", "unsigned", "int", "i", "...	[ "Move", "VALUE", "into", "register", "DEST", "." ]	[ "mips", "0", "1" ]	mips4	mips_move_integer	mips	CPU	GCC	968	150	1	[]
[ "<s>", "bool", "Thumb1FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRe...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "ARM", "ARM", "ARM", "0", "ARM::tPOP", "0", "1", "ARM::LR", "ARM::PC", "ARM::tPOP_RET" ]	Thumb1FrameLowering35	restoreCalleeSavedRegisters	ARM	CPU	LLVM	969	306	1	[]
[ "<s>", "int", "const_ok_for_op", "(", "HOST_WIDE_INT", "i", ",", "enum", "rtx_code", "code", ")", "{", "if", "(", "const_ok_for_arm", "(", "i", ")", ")", "return", "1", ";", "switch", "(", "code", ")", "{", "case", "SET", ":", "if", "(", "arm_arch_thum...	[ "Return", "true", "if", "I", "is", "a", "valid", "constant", "for", "the", "operation", "CODE", "." ]	[ "arm", "1", "0xffff0000", "0", "1", "0xfffff000", "0", "0xfffff000", "0", "1", "0", "0" ]	arm4	const_ok_for_op	arm	CPU	GCC	970	200	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "SITargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "AMDGPU", "SI", "1", "0", "0U", "32", "16", "0U", "AMDGPU::SReg_32_XM0RegClass", "64", "0U", "AMDGPU::SGPR_64RegClass", "128", "0U", "AMDGPU::SReg_128RegClass", "256", "0U", "AMDGPU::SReg_256RegClass", "0U", "32", "16", "0U", "AMDGPU::VGPR_32RegClass", "64", "0U", "...	SIISelLowering113	getRegForInlineAsmConstraint	AMDGPU	GPU	LLVM	971	410	1	[]
[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::",...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine18	SparcTargetMachine	Sparc	CPU	LLVM	972	128	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "areLoadsFromSameBasePtr", "(", "SDNode", "", "Load1", ",", "SDNode", "", "Load2", ",", "int64_t", "&", "Offset1", ",", "int64_t", "&", "Offset2", ")", "const", "{", "if", "(", "!", "Load1", "->", "isMachineOpcode", "...	[ "areLoadsFromSameBasePtr", "-", "This", "is", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "if", "two", "loads", "are", "loading", "from", "the", "same", "base", "address", "." ]	[ "X86", "X86", "X86::MOV8rm", "X86::MOV16rm", "X86::MOV32rm", "X86::MOV64rm", "X86::LD_Fp32m", "X86::LD_Fp64m", "X86::LD_Fp80m", "X86::MOVSSrm", "X86::MOVSDrm", "X86::MMX_MOVD64rm", "X86::MMX_MOVQ64rm", "X86::FsMOVAPSrm", "X86::FsMOVAPDrm", "X86::MOVAPSrm", "X86::MOVUPSrm", "X86::MO...	X86InstrInfo134	areLoadsFromSameBasePtr	X86	CPU	LLVM	973	507	1	[]
[ "<s>", "static", "bool", "mips_split_addresses_p", "(", "void", ")", "{", "return", "(", "TARGET_SPLIT_ADDRESSES", "&&", "optimize", "&&", "!", "TARGET_MIPS16", "&&", "!", "flag_pic", "&&", "!", "ABI_HAS_64BIT_SYMBOLS", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "-msplit-addresses", "is", "selected", "and", "should", "be", "honored", ".", "-msplit-addresses", "is", "a", "half-way", "house", "between", "explicit", "relocations", "and", "the", "traditional", "assembler", "macros", ".", "It", "can", ...	[ "mips" ]	mips	mips_split_addresses_p	mips	CPU	GCC	974	24	1	[]
[ "<s>", "unsigned", "getCacheLineSize", "(", ")", "{", "return", "256", ";", "}", "</s>" ]	[ "Return", "the", "target", "cache", "line", "size", "in", "bytes", "." ]	[ "SystemZ", "256" ]	SystemZTargetTransformInfo10	getCacheLineSize	SystemZ	CPU	LLVM	975	9	1	[]
[ "<s>", "const", "NyuziMCExpr", "", "NyuziMCExpr", "::", "create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "NyuziMCExpr", "(", "Kind", ",", "Expr", ")", ...	[ "This", "creates", "an", "identified", "struct", "." ]	[ "Nyuzi", "Nyuzi", "Nyuzi", "Nyuzi" ]	NyuziMCExpr	create	Nyuzi	GPU	LLVM	976	33	1	[]
[ "<s>", "void", "J2MCCodeEmitter", "::", "EmitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "J2", "J2", "0", "8", "0xff" ]	J2MCCodeEmitter	EmitInstruction	J2	MPU	LLVM	977	59	1	[]
[ "<s>", "virtual", "const", "ARMSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "ARM", "ARM" ]	ARMTargetMachine	getSubtargetImpl	ARM	CPU	LLVM	978	14	1	[]
[ "<s>", "AArch64TargetLowering", "::", "ConstraintType", "AArch64TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", ...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "AArch64", "AArch64", "AArch64", "1", "0" ]	AArch64ISelLowering (2)	getConstraintType	AArch64	CPU	LLVM	979	67	1	[]
[ "<s>", "unsigned", "SparcTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")"...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "Sparc", "Sparc", "\"i0\"", "SP::I0", "\"i1\"", "SP::I1", "\"i2\"", "SP::I2", "\"i3\"", "SP::I3", "\"i4\"", "SP::I4", "\"i5\"", "SP::I5", "\"i6\"", "SP::I6", "\"i7\"", "SP::I7", "\"o0\"", "SP::O0", "\"o1\"", "SP::O1", "\"o2\"", "SP::O2", "\"o3\"", "SP::O3", "\"o4\...	SparcISelLowering102	getRegisterByName	Sparc	CPU	LLVM	980	336	1	[]
[ "<s>", "bool", "X86DomainReassignment", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "DisableX86DomainReassignment", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "\"*** Machine Function before Domain Reassignment *\\n\"", "X86", "\"Expected MIR to be in SSA form\"", "0", "0", "\"* Machine Function after Domain Reassignment ***\\n\"" ]	X86DomainReassignment19	runOnMachineFunction	X86	CPU	LLVM	981	315	1	[]
[ "<s>", "int", "direct_return_p", "(", "void", ")", "{", "frv_stack_t", "*", "info", ";", "if", "(", "!", "reload_completed", ")", "return", "FALSE", ";", "info", "=", "frv_stack_info", "(", ")", ";", "return", "(", "info", "->", "total_size", "==", "0", ...	[ "Return", "true", "if", "the", "bare", "return", "instruction", "can", "be", "used", "outside", "of", "the", "epilog", "code", ".", "For", "frv", ",", "we", "only", "do", "it", "if", "there", "was", "no", "stack", "allocation", "." ]	[ "frv", "0" ]	frv	direct_return_p	frv	VLIW	GCC	982	34	1	[]
[ "<s>", "void", "WebAssemblyExceptionInfo", "::", "recalculate", "(", "MachineDominatorTree", "&", "MDT", ",", "const", "MachineDominanceFrontier", "&", "MDF", ")", "{", "SmallVector", "<", "std", "::", "unique_ptr", "<", "WebAssemblyException", ">", ",", "8", ">",...	[ "Notify", "DTU", "that", "the", "entry", "block", "was", "replaced", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "8", "WebAssembly", "WebAssembly", "WebAssembly", "8" ]	WebAssemblyExceptionInfo5	recalculate	WebAssembly	Virtual ISA	LLVM	983	274	1	[]
[ "<s>", "static", "tree", "rs6000_init_stack_protect_guard", "(", "void", ")", "{", "if", "(", "rs6000_stack_protector_guard", "==", "SSP_GLOBAL", ")", "return", "default_stack_protect_guard", "(", ")", ";", "return", "NULL_TREE", ";", "}", "</s>" ]	[ "Only", "create", "the", "global", "variable", "for", "the", "stack", "protect", "guard", "if", "we", "are", "using", "the", "global", "flavor", "of", "that", "guard", "." ]	[ "rs6000" ]	rs6000	rs6000_init_stack_protect_guard	rs6000	CPU	GCC	984	22	1	[]
[ "<s>", "static", "bool", "rs6000_const_not_ok_for_debug_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "x", ")", ")", "{", "rtx", "c", "=", "get_pool_constant", "(", "x", ")", ...	[ "Return", "true", "if", "X", "should", "n't", "be", "emitted", "into", "the", "debug", "info", ".", "The", "linker", "does", "n't", "like", ".toc", "section", "references", "from", ".debug_", "*", "sections", ",", "so", "reject", ".toc", "section", "symbol...	[ "rs6000" ]	rs60004	rs6000_const_not_ok_for_debug_p	rs6000	CPU	GCC	985	56	1	[]
[ "<s>", "bool", "ARMFrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", "->", ...	[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMFrameLowering3	enableShrinkWrapping	ARM	CPU	LLVM	986	59	1	[]
[ "<s>", "unsigned", "Emitter", "<", "CodeEmitter", ">", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "ARMRegisterInfo", "::",...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "ARM", "ARM", "ARM::reloc_arm_branch", "ARM::reloc_arm_branch", "ARMII::FormMask", "ARMII::VFPLdStFrm", "ARM::reloc_arm_vfp_cp_entry", "ARM::reloc_arm_cp_entry", "ARM::reloc_arm_relative", "ARM::reloc_arm_branch", "0", "0" ]	ARMCodeEmitter11	getMachineOpValue	ARM	CPU	LLVM	987	229	1	[]
[ "<s>", "rtx", "aarch64_atomic_ool_func", "(", "machine_mode", "mode", ",", "rtx", "model_rtx", ",", "const", "atomic_ool_names", "*", "names", ")", "{", "memmodel", "model", "=", "memmodel_base", "(", "INTVAL", "(", "model_rtx", ")", ")", ";", "int", "mode_idx...	[ "We", "store", "the", "names", "of", "the", "various", "atomic", "helpers", "in", "a", "5x4", "array", ".", "Return", "the", "libcall", "function", "given", "MODE", ",", "MODEL", "and", "NAMES", "." ]	[ "aarch64", "0", "1", "2", "3", "4", "0", "1", "2", "3" ]	aarch64	aarch64_atomic_ool_func	aarch64	CPU	GCC	988	159	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "llvm_unreachable", "(", "\"RelaxIn...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "P2", "\"RelaxInstruction() unimplemented\"" ]	P2AsmBackend	fixupNeedsRelaxation	P2	MPU	LLVM	989	33	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isPredicable", "(", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isEligibleForITBlock", "(", "&", "MI", ")", "...	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainNEON" ]	ARMBaseInstrInfo (2)2	isPredicable	ARM	CPU	LLVM	990	113	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "X8...	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "X86", "X86", "X86", "X86", "\"Unexpected Kind in getPointerRegClass!\"", "0", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "2", "X86::GR64_NOREXRegClass", "X86::GR32_NOREXRegClass", "3", "X86::GR64_NOREX_NOSPRegClass", "X86::GR32...	X86RegisterInfo	getPointerRegClass	X86	CPU	LLVM	991	221	1	[]
[ "<s>", "void", "BTFDebug", "::", "beginFunctionImpl", "(", "const", "MachineFunction", "", "MF", ")", "{", "auto", "", "SP", "=", "MF", "->", "getFunction", "(", ")", ".", "getSubprogram", "(", ")", ";", "auto", "*", "Unit", "=", "SP", "->", "getUnit...	[ "Gather", "pre-function", "debug", "information", "." ]	[ "BPF", "\"Null section for Function Label\"", "\".text\"" ]	BTFDebug11	beginFunctionImpl	BPF	Virtual ISA	LLVM	992	316	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "X86", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"reloc_riprel_4byte\"", ",", "0", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "X86", "X86::NumTargetFixupKinds", "\"reloc_riprel_4byte\"", "0", "32", "\"reloc_riprel_4byte_movq_load\"", "0", "32", "\"reloc_riprel_4byte_relax\"", "0", "32", "\"reloc_riprel_4byte_relax_rex\"", "0", "32", "\"reloc_signed_4byte\"", "0", "32", "0", "\"reloc_global_offset_table\...	X86AsmBackend82	getFixupKindInfo	X86	CPU	LLVM	993	141	1	[]
[ "<s>", "const", "ARMSubtarget", "*", "ARMBaseTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "ARM", "ARM", "ARM", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine14	getSubtargetImpl	ARM	CPU	LLVM	994	273	1	[]
[ "<s>", "static", "void", "push_minipool_fix", "(", "rtx_insn", "", "insn", ",", "HOST_WIDE_INT", "address", ",", "rtx", "", "loc", ",", "machine_mode", "mode", ",", "rtx", "value", ")", "{", "Mfix", "", "fix", "=", "(", "Mfix", "", ")", "obstack_allo...	[ "Record", "INSN", ",", "which", "will", "need", "fixing", "up", "to", "load", "a", "value", "from", "the", "minipool", ".", "ADDRESS", "is", "the", "offset", "of", "the", "insn", "since", "the", "start", "of", "the", "function", ";", "LOC", "is", "a", ...	[ "arm", "8", "4", "\";; %smode fixup for i%d; addr %lu, range (%ld,%ld): \"", "1", "\"\\n\"" ]	arm4	push_minipool_fix	arm	CPU	GCC	995	220	1	[]
[ "<s>", "bool", "PadShortFunc", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "AttributeSet", "&", "FnAttrs", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ";", "if", "(", "FnAttrs", ".", "ha...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "0", "0", "\"Basic block should contain at least a RET but is empty\"", "\"Basic block does not end with RET\"" ]	X86PadShortFunction16	runOnMachineFunction	X86	CPU	LLVM	996	255	1	[]
[ "<s>", "bool", "BPFPreserveDIType", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "return", "BPFPreserveDITypeImpl", "(", "F", ")", ";", "}", "</s>" ]	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "BPF", "BPF", "BPF" ]	BPFPreserveDIType	runOnFunction	BPF	Virtual ISA	LLVM	997	17	1	[]
[ "<s>", "bool", "SIFixWWMLiveness", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Modified", "=", "false", ";", "LIS", "=", "getAnalysisIfAvailable", "<", "LiveIntervals", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "AMDGPU::EXIT_WWM" ]	SIFixWWMLiveness7	runOnMachineFunction	AMDGPU	GPU	LLVM	998	112	1	[]
[ "<s>", "TargetIRAnalysis", "MipsTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", "F", ")", "{", "if", "(", "Subtarget", "->", "allowMixed16_32", "(", ")", ")", "{", "DEBUG"...	[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]	[ "Mips", "Mips", "\"No Target Transform Info Pass Added\\n\"", "\"Target Transform Info Pass Added\\n\"" ]	MipsTargetMachine28	getTargetIRAnalysis	Mips	CPU	LLVM	999	70	1	[]

[ "<s>", "void", "Z80InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "Z80", "Z80", "Z80::GR8RegClass", "Z80::LD8rr", "Z80::BR16RegClass", "Z80::EXR16RegClass", "Z80::EX_DE_HL", "Z80::subreg_hi", "Z80::subreg_hi", "Z80::LD8rr", "Z80::subreg_lo", "Z80::subreg_lo", "Z80::LD8rr", "Z80::KILL", "Z80::GR16RegClass", "Z80::GR16RegClass", "Z80::PUSH16r", "Z8...

Z80InstrInfo (2)

copyPhysReg

Z80

MPU

LLVM

900

330

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "getSqrtEstimate", "(", "SDValue", "Operand", ",", "SelectionDAG", "&", "DAG", ",", "int", "Enabled", ",", "int", "&", "ExtraSteps", ",", "bool", "&", "UseOneConst", ",", "bool", "Reciprocal", ")", "const", "{",...

[ "Hooks", "for", "building", "estimates", "in", "place", "of", "slower", "divisions", "and", "square", "roots", "." ]

[ "AArch64", "AArch64", "AArch64ISD::FRSQRTE", "0", "ISD::FMUL", "AArch64ISD::FRSQRTS", "ISD::FMUL", "ISD::FMUL", "0" ]

AArch64ISelLowering (2)2

getSqrtEstimate

AArch64

CPU

LLVM

901

216

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ")", "{", "Type", "*", "ScalarTy", "=", "DataTy", "->", "getScalarType", "(", ")", ";", "int", "DataWidth", "=", "isa", "<", "PointerType", ">", "(", "ScalarTy", ")", "?"...

[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]

[ "X86", "X86", "32" ]

X86TargetTransformInfo (3)

isLegalMaskedLoad

X86

CPU

LLVM

902

57

1

[]

[ "<s>", "static", "machine_mode", "rs6000_translate_mode_attribute", "(", "machine_mode", "mode", ")", "{", "if", "(", "(", "FLOAT128_IEEE_P", "(", "mode", ")", "&&", "ieee128_float_type_node", "==", "long_double_type_node", ")", "||", "(", "FLOAT128_IBM_P", "(", "mo...

[ "Target", "hook", "for", "translate_mode_attribute", "." ]

[ "rs6000" ]

rs6000

rs6000_translate_mode_attribute

rs6000

CPU

GCC

903

46

1

[]

[ "<s>", "unsigned", "int", "rs6000_debugger_regno", "(", "unsigned", "int", "regno", ",", "unsigned", "int", "format", ")", "{", "if", "(", "(", "format", "==", "0", "&&", "dwarf_debuginfo_p", "(", ")", ")", "||", "format", "==", "1", ")", "{", "if", "(...

[ "Map", "internal", "gcc", "register", "numbers", "to", "debug", "format", "register", "numbers", ".", "FORMAT", "specifies", "the", "type", "of", "debug", "register", "number", "to", "use", ":", "0", "--", "debug", "information", ",", "except", "for", "frame...

[ "rs6000", "0", "1", "31", "32", "1124", "108", "109", "101", "1", "64", "86", "356", "67", "111", "67", "64", "100", "31", "32", "77", "65", "66", "76", "68", "109", "110", "111", "67", "64", "64" ]

rs60001

rs6000_debugger_regno

rs6000

CPU

GCC

904

299

1

[]

[ "<s>", "void", "AArch64RegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "StackOffset", "Off", "(", "Offset", ",", "MVT", "::", "i8", ")", ";", "unsigned", "i", ...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "AArch64", "AArch64", "MVT::i8", "0", "\"Instr doesn't have FrameIndex operand!\"", "AArch64", "AArch64", "AArch64", "\"Unable to resolve frame index!\"" ]

AArch64RegisterInfo12

resolveFrameIndex

AArch64

CPU

LLVM

905

126

1

[]

[ "<s>", "void", "ARMConstantIslands", "::", "verify", "(", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", "->", "begin", "(", ")", ",", "E", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ...

[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]

[ "ARM", "ARM", "1u", "0", "1", "0", "\"Constant pool entry out of range!\"" ]

ARMConstantIslandPass51

verify

ARM

CPU

LLVM

906

173

1

[]

[ "<s>", "void", "riscv_move_integer", "(", "rtx", "temp", ",", "rtx", "dest", ",", "HOST_WIDE_INT", "value", ",", "machine_mode", "orig_mode", ",", "bool", "in_splitter", ")", "{", "struct", "riscv_integer_op", "codes", "[", "RISCV_MAX_INTEGER_OPS", "]", ";", "ma...

[ "Load", "VALUE", "into", "DEST", ".", "TEMP", "is", "as", "for", "riscv_force_temporary", "." ]

[ "riscv", "2", "0", "1" ]

riscv

riscv_move_integer

riscv

CPU

GCC

907

177

1

[]

[ "<s>", "static", "int", "thumb_far_jump_used_p", "(", "void", ")", "{", "rtx", "insn", ";", "if", "(", "cfun", "->", "machine", "->", "far_jump_used", ")", "return", "1", ";", "if", "(", "!", "(", "ARM_DOUBLEWORD_ALIGN", "||", "reload_completed", ")", ")",...

[ "Returns", "non-zero", "if", "the", "current", "function", "contains", ",", "or", "might", "contain", "a", "far", "jump", "." ]

[ "arm", "1", "1", "0", "1", "1", "0" ]

arm3

thumb_far_jump_used_p

arm

CPU

GCC

908

132

1

[]

[ "<s>", "long", "long", "rs6000_const_f32_to_i32", "(", "rtx", "operand", ")", "{", "long", "long", "value", ";", "const", "struct", "real_value", "*", "rv", "=", "CONST_DOUBLE_REAL_VALUE", "(", "operand", ")", ";", "gcc_assert", "(", "GET_MODE", "(", "operand"...

[ "Convert", "a", "SFmode", "constant", "to", "the", "integer", "bit", "pattern", "." ]

[ "rs6000" ]

rs60001

rs6000_const_f32_to_i32

rs6000

CPU

GCC

909

45

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AAResults", "*", "AA", ")", "const", "{", "if", "(", "isVOP1", "(", "MI", ")", "||", "isVOP2", "(", "MI", ")", "||", "isVOP3", "(", "M...

[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...

[ "AMDGPU", "SI" ]

SIInstrInfo11

isReallyTriviallyReMaterializable

AMDGPU

GPU

LLVM

910

80

1

[]

[ "<s>", "StringRef", "RISCVMCExpr", "::", "getVariantKindName", "(", "VariantKind", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Invalid ELF symbol kind\"", ")", ";", "case", "VK_RISCV_LO", ":", "return", "\"lo\"", ...

[ "Convert", "the", "variant", "kind", "into", "an", "ELF-appropriate", "modifier", "(", "e.g", "." ]

[ "RISCV", "RISCV", "\"Invalid ELF symbol kind\"", "RISCV", "\"lo\"", "RISCV", "\"hi\"", "RISCV", "\"pcrel_hi\"" ]

RISCVMCExpr

getVariantKindName

RISCV

CPU

LLVM

911

41

1

[]

[ "<s>", "rtx", "legitimize_pic_address", "(", "rtx", "orig", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "reg", ")", "{", "rtx", "pic_ref", "=", "orig", ";", "if", "(", "GET_CODE", "(", "orig", ")", "==", "SYMBOL_REF", "||", "GET_CO...

[ "Legitimize", "PIC", "addresses", ".", "If", "the", "address", "is", "already", "position-independent", ",", "we", "return", "ORIG", ".", "Newly", "generated", "position-independent", "addresses", "go", "into", "a", "reg", ".", "This", "is", "REG", "if", "nonz...

[ "m68k", "1", "1", "0", "0", "0", "0", "0", "0", "0", "1", "0" ]

m68k3

legitimize_pic_address

m68k

MPU

GCC

912

229

1

[]

[ "<s>", "bool", "constant_address_p", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "LABEL_REF", ":", "case", "CONST_INT", ":", "case", "HIGH", ":", "return", "true", ";", "case", "CONST", ":", "if", "(", "flag...

[ "Determine", "if", "a", "given", "RTX", "is", "a", "valid", "constant", "address", "." ]

[ "sparc" ]

sparc3

constant_address_p

sparc

CPU

GCC

913

67

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "STPSUPPRESS_PASS_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64" ]

AArch64StorePairSuppress12

getPassName

AArch64

CPU

LLVM

914

11

1

[]

[ "<s>", "static", "tree", "sh_handle_interrupt_handler_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE",...

[ "Handle", "an", "``", "interrupt_handler", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "sh", "\"%qE attribute only applies to functions\"" ]

sh

sh_handle_interrupt_handler_attribute

sh

CPU

GCC

915

54

1

[]

[ "<s>", "int", "no_side_effect_operand", "(", "rtx", "op", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "addr", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "FALSE", ";", "indirection", ":", "addr", "=", "XE...

[ "Similar", "to", "simple_memory_operand", "but", "does", "n't", "match", "push/pop", "." ]

[ "pdp11", "0", "1", "0", "0", "0", "0", "0" ]

pdp11

no_side_effect_operand

pdp11

MPU

GCC

916

123

1

[]

[ "<s>", "void", "arm_init_expanders", "(", "void", ")", "{", "init_machine_status", "=", "arm_init_machine_status", ";", "if", "(", "cfun", ")", "mark_reg_pointer", "(", "arg_pointer_rtx", ",", "PARM_BOUNDARY", ")", ";", "}", "</s>" ]

[ "Do", "anything", "needed", "before", "RTL", "is", "emitted", "for", "each", "function", "." ]

[ "arm" ]

arm

arm_init_expanders

arm

CPU

GCC

917

22

1

[]

[ "<s>", "static", "int", "m32r_adjust_priority", "(", "rtx_insn", "*", "insn", ",", "int", "priority", ")", "{", "if", "(", "m32r_is_insn", "(", "insn", ")", "&&", "get_attr_insn_size", "(", "insn", ")", "!=", "INSN_SIZE_SHORT", ")", "priority", "<<=", "3", ...

[ "Increase", "the", "priority", "of", "long", "instructions", "so", "that", "the", "short", "instructions", "are", "scheduled", "ahead", "of", "the", "long", "ones", "." ]

[ "m32r", "3" ]

m32r

m32r_adjust_priority

m32r

MPU

GCC

918

34

1

[]

[ "<s>", "unsigned", "TeakRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "0", ...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "Teak", "Teak", "0", "Teak::GRRegsRegClassID", "7", "Teak::SVRegRegClassID", "0", "Teak::ABRegsRegClassID", "4", "Teak::ALRegsRegClassID", "2", "Teak::ABLRegsRegClassID", "4", "Teak::RegNoBRegs16_nohRegClassID", "12", "Teak::RegNoBRegs16_noh_pageRegClassID", "12", "80" ]

TeakRegisterInfo

getRegPressureLimit

Teak

DSP

LLVM

919

90

1

[]

[ "<s>", "bool", "pbsada_insn_rt_dep_reg_p", "(", "rtx", "pbsada_insn", ",", "rtx", "def_reg", ")", "{", "rtx", "pbsada_rt", "=", "SET_DEST", "(", "PATTERN", "(", "pbsada_insn", ")", ")", ";", "if", "(", "rtx_equal_p", "(", "def_reg", ",", "pbsada_rt", ")", ...

[ "Determine", "if", "the", "latency", "is", "occured", "when", "the", "consumer", "PBSADA_INSN", "uses", "the", "value", "of", "DEF_REG", "in", "its", "Rt", "field", "." ]

[ "nds32" ]

nds32-pipelines-auxiliary

pbsada_insn_rt_dep_reg_p

nds32

CPU

GCC

920

37

1

[]

[ "<s>", "static", "void", "epiphany_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "register", "rtx", "base", ",", "index", "=", "0", ";", "int", "offset", "=", "0", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")",...

[ "Print", "a", "memory", "address", "as", "an", "operand", "to", "reference", "that", "memory", "location", "." ]

[ "epiphany", "0", "0", "0", "0", "0", "1", "1", "1", "0", "0", "1", "0", "\",%s%d\"", "\",%s\"" ]

epiphany2

epiphany_print_operand_address

epiphany

MPU

GCC

921

316

1

[]

[ "<s>", "ScheduleHazardRecognizer", "*", "PPCInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "const", "TargetMachine", "*", "TM", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "const", "TargetInstrInfo", "*", "TII", "=", "TM", "->", "getInstrIn...

[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "this", "target", "when", "scheduling", "the", "machine", "instructions", "before", "register", "allocation", "." ]

[ "PowerPC", "PPC", "\"No InstrInfo?\"", "PPC" ]

PPCInstrInfo107

CreateTargetHazardRecognizer

PowerPC

CPU

LLVM

922

45

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "SIInstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const",...

[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]

[ "AMDGPU", "SI", "\"amdgpu-gotprel\"", "\"amdgpu-gotprel32-lo\"", "\"amdgpu-gotprel32-hi\"", "\"amdgpu-rel32-lo\"", "\"amdgpu-rel32-hi\"", "\"amdgpu-abs32-lo\"", "\"amdgpu-abs32-hi\"" ]

SIInstrInfo11

getSerializableDirectMachineOperandTargetFlags

AMDGPU

GPU

LLVM

923

87

1

[]

[ "<s>", "static", "void", "register_tuple_type", "(", "unsigned", "int", "num_vectors", ",", "vector_type_index", "type", ")", "{", "tree", "tuple_type", "=", "lang_hooks", ".", "types", ".", "make_type", "(", "RECORD_TYPE", ")", ";", "char", "buffer", "[", "si...

[ "Register", "the", "tuple", "type", "that", "contains", "NUM_VECTORS", "vectors", "of", "type", "TYPE", "." ]

[ "aarch64", "\"svbfloat16x4_t\"", "\"%.*sx%d_t\"", "2", "0", "128", "\"__val\"", "0", "128", "1" ]

aarch64-sve-builtins1

register_tuple_type

aarch64

CPU

GCC

924

262

1

[]

[ "<s>", "static", "rtx", "add_constant", "(", "struct", "mips16_constant_pool", "*", "pool", ",", "rtx", "value", ",", "enum", "machine_mode", "mode", ")", "{", "struct", "mips16_constant", "*", "*", "p", ",", "*", "c", ";", "bool", "first_of_size_p", ";", ...

[ "Add", "a", "constant", "to", "the", "pool", "and", "return", "its", "label", "." ]

[ "mips", "0", "0", "2", "0x8000", "1" ]

mips3

add_constant

mips

CPU

GCC

925

230

1

[]

[ "<s>", "unsigned", "int", "arm_dbx_register_number", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "<", "16", ")", "return", "regno", ";", "if", "(", "IS_VFP_REGNUM", "(", "regno", ")", ")", "{", "if", "(", "VFP_REGNO_OK_FOR_SINGLE", "(", ...

[ "Map", "internal", "gcc", "register", "numbers", "to", "DWARF2", "register", "numbers", "." ]

[ "arm", "16", "64", "256", "2", "104", "112" ]

arm

arm_dbx_register_number

arm

CPU

GCC

926

85

1

[]

[ "<s>", "int", "short_memory_operand", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "!", "memory_operand", "(", "x", ",", "mode", ")", ")", "return", "0", ";", "return", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ...

[ "Return", "1", "if", "OP", "is", "a", "valid", "operand", "for", "a", "`", "short", "'", "memory", "reference", "insn", "." ]

[ "stormy16", "0", "0" ]

stormy163

short_memory_operand

stormy16

CPU

GCC

927

40

1

[]

[ "<s>", "int", "addr24_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "sym", ";", "if", "(", "flag_pic", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "LABEL_REF", ")", "retu...

[ "Return", "1", "if", "OP", "is", "a", "symbol", "that", "can", "use", "24", "bit", "addressing", "." ]

[ "m32r", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0", "1", "0", "1", "0" ]

m32r3

addr24_operand

m32r

MPU

GCC

928

179

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "assert", "(", "Pred", ".", "size", "(", ")", "==", "2", "&&", "\"Invalid condition\"", "...

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "SystemZ", "SystemZ", "2", "\"Invalid condition\"", "0", "1", "0", "15", "\"Invalid predicate\"", "SystemZ::CC", "SystemZ::Return", "SystemZ::CondReturn", "SystemZ::CC", "SystemZ::CallJG", "0", "1", "1", "0", "SystemZ::CallBRCL", "SystemZ::CC", "SystemZ::CallBR", "0", "0"...

SystemZInstrInfo49

PredicateInstruction

SystemZ

CPU

LLVM

929

422

1

[]

[ "<s>", "void", "AAPTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", ...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "AAP", "AAP", "ISD::FLT_ROUNDS_", "1", "MVT::i32", "\"Unhandled node in ReplaceNodeResults\"" ]

AAPISelLowering

ReplaceNodeResults

AAP

MPU

LLVM

930

69

1

[]

[ "<s>", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "is", "expected", "to", "pass", "all", "machine", "verifier", "checks", "." ]

[ "AMDGPU" ]

AMDGPUTargetMachine (2)1

isMachineVerifierClean

AMDGPU

GPU

LLVM

931

11

1

[]

[ "<s>", "bool", "MSP430InstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "MSP430", "MSP430", "MSP430::Br", "MSP430::Bm", "MSP430::JMP", "0", "0", "0", "MSP430::JCC", "\"Invalid conditional branch\"", "MSP430CC::CondCodes", "MSP430CC::CondCodes", "1", "MSP430CC::COND_INVALID", "0", "1", "0", "MSP430CC::CondCodes", "MSP430CC::CondCodes", "0" ]

MSP430InstrInfo30

analyzeBranch

MSP430

MPU

LLVM

932

401

1

[]

[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "EXEC", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "AMDGPU", "SI", "AMDGPU::EXEC", "AMDGPU::FLAT_SCR", "AMDGPU::M0", "AMDGPU::SRC_SHARED_BASE", "AMDGPU::SRC_SHARED_LIMIT", "AMDGPU::SRC_PRIVATE_BASE", "AMDGPU::SRC_PRIVATE_LIMIT", "AMDGPU::SRC_POPS_EXITING_WAVE_ID", "AMDGPU::XNACK_MASK", "AMDGPU::LDS_DIRECT", "AMDGPU::TBA", "AMDGPU::TMA", ...

SIRegisterInfo96

getReservedRegs

AMDGPU

GPU

LLVM

933

481

1

[]

[ "<s>", "MachineBasicBlock", "*", "RISCVTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llv...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "RISCV", "RISCV", "\"Unexpected instr type to insert\"", "RISCV::Select_GPR_Using_CC_GPR", "RISCV::Select_FPR32_Using_CC_GPR", "RISCV::Select_FPR64_Using_CC_GPR", "RISCV::BuildPairF64Pseudo", "RISCV::SplitF64Pseudo", "1", "2", "ISD::CondCode", "3", "RISCV::PHI", "0", "4", "5" ]

RISCVISelLowering

EmitInstrWithCustomInserter

RISCV

CPU

LLVM

934

412

1

[]

[ "<s>", "bool", "OptimizeLEAPass", "::", "isReplaceable", "(", "const", "MachineInstr", "&", "First", ",", "const", "MachineInstr", "&", "Last", ",", "int64_t", "&", "AddrDispShift", ")", "{", "assert", "(", "isLEA", "(", "First", ")", "&&", "isLEA", "(", "...

[ "Check", "whether", "metadata", "is", "replaceable", "." ]

[ "X86", "\"The function works only with LEA instructions\"", "1", "1", "0", "0", "0", "X86II::getMemoryOperandNo", "0", "X86II::getOperandBias", "X86::AddrBaseReg", "0", "X86::AddrBaseReg", "X86::AddrDisp", "32", "X86::AddrDisp" ]

X86OptimizeLEAs3

isReplaceable

X86

CPU

LLVM

935

291

1

[]

[ "<s>", "const", "MCSection", "*", "PIC16TargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "*", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "assert", ...

[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]

[ "PIC16", "PIC16", "\"Address=\"", "0", "0", "PIC16" ]

PIC16TargetObjectFile2

getExplicitSectionGlobal

PIC16

MPU

LLVM

936

142

1

[]

[ "<s>", "mips_output_ascii", "(", "STREAM", ",", "STRING", ",", "LEN", ")", "{", "\\", "const", "char", "*", "p", "=", "STRING", ";", "\\", "int", "size", "=", "strlen", "(", "p", ")", "+", "1", ";", "\\", "rdata_section", "(", ")", ";", "\\", "as...

[ "Output", "an", "ASCII", "string", ",", "in", "a", "space-saving", "way", ".", "PREFIX", "is", "the", "string", "that", "should", "be", "written", "before", "the", "opening", "quote", ",", "such", "as", "``", "\\t.ascii\\t", "''", "for", "real", "string", ...

[ "mips", "1" ]

mips4

mips_output_ascii

mips

CPU

GCC

937

43

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "PPCTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Co...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "PowerPC", "PPC", "1", "0", "MVT::i64", "PPC", "PPC", "0U", "PPC::G8RCRegisterClass", "0U", "PPC::GPRCRegisterClass", "MVT::f32", "0U", "PPC::F4RCRegisterClass", "MVT::f64", "0U", "PPC::F8RCRegisterClass", "0U", "PPC::VRRCRegisterClass", "0U", "PPC::CRRCRegisterClass" ]

PPCISelLowering107

getRegForInlineAsmConstraint

PowerPC

CPU

LLVM

938

178

1

[]

[ "<s>", "static", "bool", "xtensa_legitimate_constant_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "return", "!", "xtensa_tls_referenced_p", "(", "x", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", "." ]

[ "xtensa" ]

xtensa

xtensa_legitimate_constant_p

xtensa

MPU

GCC

939

20

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "SIRegisterInfo", "::", "getRegClass", "(", "unsigned", "RCID", ")", "const", "{", "switch", "(", "(", "int", ")", "RCID", ")", "{", "case", "AMDGPU", "::", "SReg_1RegClassID", ":", "return", "getBoolRC", "(", ")",...

[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]

[ "AMDGPU", "SI", "AMDGPU::SReg_1RegClassID", "AMDGPU::SReg_1_XEXECRegClassID", "AMDGPU::SReg_32_XM0_XEXECRegClass", "AMDGPU::SReg_64_XEXECRegClass", "1", "AMDGPU" ]

SIRegisterInfo10

getRegClass

AMDGPU

GPU

LLVM

940

67

1

[]

[ "<s>", "enum", "reg_class", "secondary_reload_class", "(", "enum", "reg_class", "class", ",", "enum", "machine_mode", "mode", ",", "rtx", "x", ",", "int", "in", ")", "{", "if", "(", "(", "mode", "==", "QImode", "||", "mode", "==", "HImode", ")", "&&", ...

[ "Return", "the", "class", "of", "any", "secondary", "reload", "register", "that", "is", "needed", "to", "move", "IN", "into", "a", "register", "in", "class", "CLASS", "using", "mode", "MODE", ".", "Profiling", "has", "showed", "this", "routine", "and", "it...

[ "alpha", "0" ]

alpha3

secondary_reload_class

alpha

MPU

GCC

941

213

1

[]

[ "<s>", "void", "AArch64FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "AArch64InstrInfo", "*", "TII", "=", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "1", "0", "0", "0", "0xffffff", "0xffffff", "\"call frame too large\"", "AArch64::SP", "AArch64::SP", "0", "0xffffff", "\"call frame too large\"", "AArch64::SP", "AArch64::SP" ]

AArch64FrameLowering34

eliminateCallFramePseudoInstr

AArch64

CPU

LLVM

942

248

1

[]

[ "<s>", "void", "WebAssemblyTargetWasmStreamer", "::", "emitIndIdx", "(", "const", "MCExpr", "*", "Value", ")", "{", "llvm_unreachable", "(", "\".indidx encoding not yet implemented\"", ")", ";", "}", "</s>" ]

[ ".indidx" ]

[ "WebAssembly", "WebAssembly", "\".indidx encoding not yet implemented\"" ]

WebAssemblyTargetStreamer

emitIndIdx

WebAssembly

Virtual ISA

LLVM

943

17

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "getMemOperandWithOffset", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", ...

[ "Get", "the", "base", "operand", "and", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]

[ "Hexagon", "Hexagon", "0" ]

HexagonInstrInfo50

getMemOperandWithOffset

Hexagon

DSP

LLVM

944

55

1

[]

[ "<s>", "bool", "isMicroMips", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "&", "Mips", "::", "FeatureMicroMips", ";", "}", "</s>" ]

[ "Check", "whether", "a", "given", "symbol", "has", "been", "flagged", "with", "MICROMIPS", "flag", "." ]

[ "Mips", "Mips", "Mips::FeatureMicroMips" ]

MipsAsmParser29

isMicroMips

Mips

CPU

LLVM

945

18

1

[]

[ "<s>", "static", "bool", "thumb_force_lr_save", "(", "void", ")", "{", "return", "!", "cfun", "->", "machine", "->", "lr_save_eliminated", "&&", "(", "!", "leaf_function_p", "(", ")", "||", "thumb_far_jump_used_p", "(", ")", "||", "df_regs_ever_live_p", "(", "...

[ "Return", "true", "if", "the", "current", "function", "needs", "to", "save/restore", "LR", "." ]

[ "arm" ]

arm4

thumb_force_lr_save

arm

CPU

GCC

946

32

1

[]

[ "<s>", "static", "rtx", "rx_function_arg", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "unsigned", "int", "next_reg", ";", "unsigned", "int", "bytes_so_far", "=", "*", "get_cumulative_a...

[ "Return", "an", "RTL", "expression", "describing", "the", "register", "holding", "a", "function", "parameter", "of", "mode", "MODE", "and", "type", "TYPE", "or", "NULL_RTX", "if", "the", "parameter", "should", "be", "passed", "on", "the", "stack", ".", "CUM"...

[ "rx", "1", "0", "1" ]

rx2

rx_function_arg

rx

CPU

GCC

947

137

1

[]

[ "<s>", "void", "AGCDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"== \"", "<<", "Node", "<<", "\"\\n\"", ")", ";", "No...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "AGC", "AGC", "\"== \"", "\"\\n\"", "1", "ISD::Constant", "AGC", "ISD::Constant", "AGC" ]

AGCISelDAGToDAG

Select

AGC

MPU

LLVM

948

127

1

[]

[ "<s>", "static", "void", "ia64_output_function_prologue", "(", "FILE", "*", "file", ")", "{", "int", "mask", ",", "grsave", ",", "grsave_prev", ";", "if", "(", "current_frame_info", ".", "need_regstk", ")", "fprintf", "(", "file", ",", "\"\\t.regstk %d, %d, %d, ...

[ "Emit", "the", "function", "prologue", "." ]

[ "ia64", "\"\\t.regstk %d, %d, %d, %d\\n\"", "0", "0", "0", "8", "0", "0", "1", "4", "0", "0", "0", "1", "2", "0", "0", "0", "1", "1", "0", "\"\\t.prologue %d, %d\\n\"", "\"\\t.prologue\\n\"", "16", "\"\\t.spill %ld\\n\"" ]

ia641

ia64_output_function_prologue

ia64

CPU

GCC

949

313

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "DLX" ]

DLXAsmParser

getStartLoc

DLX

CPU

LLVM

950

11

1

[]

[ "<s>", "bool", "X86FastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "Load", ":", "return", "X8...

[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "0", "X86", "X86", "0", "0", "0", "0", "0" ]

X86FastISel (2)6

fastSelectInstruction

X86

CPU

LLVM

951

447

1

[]

[ "<s>", "static", "void", "rs6000_parse_abi_options", "(", ")", "{", "if", "(", "rs6000_abi_string", "==", "0", ")", "return", ";", "else", "if", "(", "!", "strcmp", "(", "rs6000_abi_string", ",", "\"altivec\"", ")", ")", "rs6000_altivec_abi", "=", "1", ";", ...

[ "Handle", "-mabi=", "options", "." ]

[ "rs6000", "0", "\"altivec\"", "1", "\"no-altivec\"", "0", "\"unknown ABI specified: '%s'\"" ]

rs60002

rs6000_parse_abi_options

rs6000

CPU

GCC

952

53

1

[]

[ "<s>", "bool", "XCoreInstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "bool",...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "XCore", "XCore", "\"loadRegFromStackSlot didn't insert any code!\"" ]

XCoreInstrInfo12

restoreCalleeSavedRegisters

XCore

MPU

LLVM

953

147

1

[]

[ "<s>", "bool", "umips_movep_target_p", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "int", "regno1", ",", "regno2", ",", "pair", ";", "unsigned", "int", "i", ";", "static", "const", "int", "match", "[", "8", "]", "=", "{", "0x00000060", ",", "0x...

[ "Return", "true", "if", "REG1", "and", "REG2", "match", "the", "criteria", "for", "a", "movep", "insn", "." ]

[ "mips", "8", "0x00000060", "0x000000a0", "0x000000c0", "0x00200010", "0x00400010", "0x00000030", "0x00000050", "0x00000090", "1", "1", "0" ]

mips

umips_movep_target_p

mips

CPU

GCC

954

141

1

[]

[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "emitJumpTableInfo", "(", ")", "{", "}", "</s>" ]

[ "Print", "assembly", "representations", "of", "the", "jump", "tables", "used", "by", "the", "current", "function", "to", "the", "current", "output", "stream", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyAsmPrinter (2)1

emitJumpTableInfo

WebAssembly

Virtual ISA

LLVM

955

8

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "llvm_unreachable", "(", "\"Handled...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "RI5CY", "\"Handled by fixupNeedsRelaxationAdvanced\"" ]

RISCVAsmBackend

fixupNeedsRelaxation

RI5CY

CPU

LLVM

956

30

1

[]

[ "<s>", "const", "HexagonSubtarget", "*", "HexagonTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "AttributeList", "FnAttrs", "=", "F", ".", "getAttributes", "(", ")", ";", "Attribute", "CPUAttr", "=", "FnAttrs", ...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\"target-cpu\"", "\"target-features\"", "Hexagon" ]

HexagonTargetMachine49

getSubtargetImpl

Hexagon

DSP

LLVM

957

155

1

[]

[ "<s>", "bool", "arm_valid_symbolic_address_p", "(", "rtx", "addr", ")", "{", "rtx", "xop0", ",", "xop1", "=", "NULL_RTX", ";", "rtx", "tmp", "=", "addr", ";", "if", "(", "target_word_relocations", ")", "return", "false", ";", "if", "(", "SYMBOL_REF_P", "("...

[ "Returns", "true", "if", "the", "pattern", "is", "a", "valid", "symbolic", "address", ",", "which", "is", "either", "a", "symbol_ref", "or", "(", "symbol_ref", "+", "addend", ")", ".", "According", "to", "the", "ARM", "ELF", "ABI", ",", "the", "initial",...

[ "arm", "0", "0", "1", "0", "0xff", "0x8000", "0x7fff" ]

arm

arm_valid_symbolic_address_p

arm

CPU

GCC

958

143

1

[]

[ "<s>", "bool", "ARMAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "Subtarget", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "ARM", "6", "4", "3", "2", "1", "5", "1", "0", "2", "ARM::tBX", "ARMCC::AL", "0" ]

ARMAsmPrinter58

runOnMachineFunction

ARM

CPU

LLVM

959

367

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "StoreSDNode", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "SDValue", "Val", "=", "St...

[ "Split", "a", "vector", "store", "into", "2", "stores", "of", "half", "the", "vector", "." ]

[ "AMDGPU", "AMDGPU", "2", "ISD::ADD", "ISD::TokenFactor", "MVT::Other" ]

AMDGPUISelLowering1

SplitVectorStore

AMDGPU

GPU

LLVM

960

326

1

[]

[ "<s>", "static", "section", "*", "mips_function_rodata_section", "(", "tree", "decl", ")", "{", "if", "(", "!", "TARGET_ABICALLS", "||", "TARGET_ABSOLUTE_ABICALLS", "||", "TARGET_GPWORD", ")", "return", "default_function_rodata_section", "(", "decl", ")", ";", "if",...

[ "Implement", "TARGET_ASM_FUNCTION_RODATA_SECTION", ".", "The", "complication", "here", "is", "that", ",", "with", "the", "combination", "TARGET_ABICALLS", "&", "&", "!", "TARGET_GPWORD", ",", "jump", "tables", "will", "use", "absolute", "addresses", ",", "and", "s...

[ "mips", "\".gnu.linkonce.t.\"", "16", "0", "14", "\".text.\"", "6", "0", "1", "\"data\"", "4" ]

mips

mips_function_rodata_section

mips

CPU

GCC

961

147

1

[]

[ "<s>", "void", "M88kFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "M88kInstrInfo", "&", ...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "M88k", "M88k", "M88k", "M88k", "M88k::ADDUri", "M88k::R31", "M88k::R31" ]

M88kFrameLowering

emitEpilogue

M88k

MPU

LLVM

962

129

1

[]

[ "<s>", "static", "void", "arc_init", "(", "void", ")", "{", "if", "(", "TARGET_V2", ")", "{", "if", "(", "TARGET_MPYW", "||", "TARGET_MULTI", ")", "arc_multcost", "=", "COSTS_N_INSNS", "(", "1", ")", ";", "}", "if", "(", "arc_multcost", "<", "0", ")", ...

[ "Called", "by", "OVERRIDE_OPTIONS", "to", "initialize", "various", "things", "." ]

[ "arc", "1", "0", "4", "30", "3", "30", "4", "30", "\"-mno-mpy supported only for ARC700 or ARCv2\"", "\"-mno-dpfp-lrsr supported only with -mdpfp\"", "\"FPX fast and compact options cannot be specified together\"", "\"-mspfp_fast not available on ARC600 or ARC601\"", "\"No FPX/FPU mixing a...

arc6

arc_init

arc

MPU

GCC

963

376

1

[]

[ "<s>", "static", "void", "ia64_asm_init_sections", "(", "void", ")", "{", "exception_section", "=", "get_unnamed_section", "(", "0", ",", "output_section_asm_op", ",", "\"\\t.handlerdata\"", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_ASM_INITIALIZE_SECTIONS", "." ]

[ "ia64", "0", "\"\\t.handlerdata\"" ]

ia64

ia64_asm_init_sections

ia64

CPU

GCC

964

19

1

[]

[ "<s>", "bool", "supportSplitCSR", "(", "MachineFunction", "*", "MF", ")", "const", "override", "{", "return", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getFunction", "...

[ "Return", "true", "if", "the", "target", "supports", "that", "a", "subset", "of", "CSRs", "for", "the", "given", "machine", "function", "is", "handled", "explicitly", "via", "copies", "." ]

[ "ARM" ]

ARMISelLowering103

supportSplitCSR

ARM

CPU

LLVM

965

39

1

[]

[ "<s>", "bool", "isVirtualSection", "(", "const", "MCSection", "&", "Section", ")", "const", "{", "const", "MCSectionMachO", "&", "SMO", "=", "static_cast", "<", "const", "MCSectionMachO", "&", ">", "(", "Section", ")", ";", "return", "(", "SMO", ".", "getT...

[ "Check", "whether", "this", "section", "is", "``", "virtual", "''", ",", "that", "is", "has", "no", "actual", "object", "file", "contents", "." ]

[ "X86" ]

X86AsmBackend29

isVirtualSection

X86

CPU

LLVM

966

59

1

[]

[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getScalarType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "==", "MVT", "::", "f...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "R600", "MVT::f32", "MVT::f64" ]

AMDILISelLowering

isFPImmLegal

R600

GPU

LLVM

967

61

1

[]

[ "<s>", "void", "mips_move_integer", "(", "rtx", "temp", ",", "rtx", "dest", ",", "unsigned", "HOST_WIDE_INT", "value", ")", "{", "struct", "mips_integer_op", "codes", "[", "MIPS_MAX_INTEGER_OPS", "]", ";", "machine_mode", "mode", ";", "unsigned", "int", "i", "...

[ "Move", "VALUE", "into", "register", "DEST", "." ]

[ "mips", "0", "1" ]

mips4

mips_move_integer

mips

CPU

GCC

968

150

1

[]

[ "<s>", "bool", "Thumb1FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRe...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "ARM", "ARM", "ARM", "0", "ARM::tPOP", "0", "1", "ARM::LR", "ARM::PC", "ARM::tPOP_RET" ]

Thumb1FrameLowering35

restoreCalleeSavedRegisters

ARM

CPU

LLVM

969

306

1

[]

[ "<s>", "int", "const_ok_for_op", "(", "HOST_WIDE_INT", "i", ",", "enum", "rtx_code", "code", ")", "{", "if", "(", "const_ok_for_arm", "(", "i", ")", ")", "return", "1", ";", "switch", "(", "code", ")", "{", "case", "SET", ":", "if", "(", "arm_arch_thum...

[ "Return", "true", "if", "I", "is", "a", "valid", "constant", "for", "the", "operation", "CODE", "." ]

[ "arm", "1", "0xffff0000", "0", "1", "0xfffff000", "0", "0xfffff000", "0", "1", "0", "0" ]

arm4

const_ok_for_op

arm

CPU

GCC

970

200

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SITargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "AMDGPU", "SI", "1", "0", "0U", "32", "16", "0U", "AMDGPU::SReg_32_XM0RegClass", "64", "0U", "AMDGPU::SGPR_64RegClass", "128", "0U", "AMDGPU::SReg_128RegClass", "256", "0U", "AMDGPU::SReg_256RegClass", "0U", "32", "16", "0U", "AMDGPU::VGPR_32RegClass", "64", "0U", "...

SIISelLowering113

getRegForInlineAsmConstraint

AMDGPU

GPU

LLVM

971

410

1

[]

[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::",...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine18

SparcTargetMachine

Sparc

CPU

LLVM

972

128

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "areLoadsFromSameBasePtr", "(", "SDNode", "*", "Load1", ",", "SDNode", "*", "Load2", ",", "int64_t", "&", "Offset1", ",", "int64_t", "&", "Offset2", ")", "const", "{", "if", "(", "!", "Load1", "->", "isMachineOpcode", "...

[ "areLoadsFromSameBasePtr", "-", "This", "is", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "if", "two", "loads", "are", "loading", "from", "the", "same", "base", "address", "." ]

[ "X86", "X86", "X86::MOV8rm", "X86::MOV16rm", "X86::MOV32rm", "X86::MOV64rm", "X86::LD_Fp32m", "X86::LD_Fp64m", "X86::LD_Fp80m", "X86::MOVSSrm", "X86::MOVSDrm", "X86::MMX_MOVD64rm", "X86::MMX_MOVQ64rm", "X86::FsMOVAPSrm", "X86::FsMOVAPDrm", "X86::MOVAPSrm", "X86::MOVUPSrm", "X86::MO...

X86InstrInfo134

areLoadsFromSameBasePtr

X86

CPU

LLVM

973

507

1

[]

[ "<s>", "static", "bool", "mips_split_addresses_p", "(", "void", ")", "{", "return", "(", "TARGET_SPLIT_ADDRESSES", "&&", "optimize", "&&", "!", "TARGET_MIPS16", "&&", "!", "flag_pic", "&&", "!", "ABI_HAS_64BIT_SYMBOLS", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "-msplit-addresses", "is", "selected", "and", "should", "be", "honored", ".", "-msplit-addresses", "is", "a", "half-way", "house", "between", "explicit", "relocations", "and", "the", "traditional", "assembler", "macros", ".", "It", "can", ...

[ "mips" ]

mips

mips_split_addresses_p

mips

CPU

GCC

974

24

1

[]

[ "<s>", "unsigned", "getCacheLineSize", "(", ")", "{", "return", "256", ";", "}", "</s>" ]

[ "Return", "the", "target", "cache", "line", "size", "in", "bytes", "." ]

[ "SystemZ", "256" ]

SystemZTargetTransformInfo10

getCacheLineSize

SystemZ

CPU

LLVM

975

9

1

[]

[ "<s>", "const", "NyuziMCExpr", "*", "NyuziMCExpr", "::", "create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "NyuziMCExpr", "(", "Kind", ",", "Expr", ")", ...

[ "This", "creates", "an", "identified", "struct", "." ]

[ "Nyuzi", "Nyuzi", "Nyuzi", "Nyuzi" ]

NyuziMCExpr

create

Nyuzi

GPU

LLVM

976

33

1

[]

[ "<s>", "void", "J2MCCodeEmitter", "::", "EmitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "J2", "J2", "0", "8", "0xff" ]

J2MCCodeEmitter

EmitInstruction

J2

MPU

LLVM

977

59

1

[]

[ "<s>", "virtual", "const", "ARMSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "ARM", "ARM" ]

ARMTargetMachine

getSubtargetImpl

ARM

CPU

LLVM

978

14

1

[]

[ "<s>", "AArch64TargetLowering", "::", "ConstraintType", "AArch64TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", ...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "AArch64", "AArch64", "AArch64", "1", "0" ]

AArch64ISelLowering (2)

getConstraintType

AArch64

CPU

LLVM

979

67

1

[]

[ "<s>", "unsigned", "SparcTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")"...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "Sparc", "Sparc", "\"i0\"", "SP::I0", "\"i1\"", "SP::I1", "\"i2\"", "SP::I2", "\"i3\"", "SP::I3", "\"i4\"", "SP::I4", "\"i5\"", "SP::I5", "\"i6\"", "SP::I6", "\"i7\"", "SP::I7", "\"o0\"", "SP::O0", "\"o1\"", "SP::O1", "\"o2\"", "SP::O2", "\"o3\"", "SP::O3", "\"o4\...

SparcISelLowering102

getRegisterByName

Sparc

CPU

LLVM

980

336

1

[]

[ "<s>", "bool", "X86DomainReassignment", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "DisableX86DomainReassignment", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "\"***** Machine Function before Domain Reassignment *****\\n\"", "X86", "\"Expected MIR to be in SSA form\"", "0", "0", "\"***** Machine Function after Domain Reassignment *****\\n\"" ]

X86DomainReassignment19

runOnMachineFunction

X86

CPU

LLVM

981

315

1

[]

[ "<s>", "int", "direct_return_p", "(", "void", ")", "{", "frv_stack_t", "*", "info", ";", "if", "(", "!", "reload_completed", ")", "return", "FALSE", ";", "info", "=", "frv_stack_info", "(", ")", ";", "return", "(", "info", "->", "total_size", "==", "0", ...

[ "Return", "true", "if", "the", "bare", "return", "instruction", "can", "be", "used", "outside", "of", "the", "epilog", "code", ".", "For", "frv", ",", "we", "only", "do", "it", "if", "there", "was", "no", "stack", "allocation", "." ]

[ "frv", "0" ]

frv

direct_return_p

frv

VLIW

GCC

982

34

1

[]

[ "<s>", "void", "WebAssemblyExceptionInfo", "::", "recalculate", "(", "MachineDominatorTree", "&", "MDT", ",", "const", "MachineDominanceFrontier", "&", "MDF", ")", "{", "SmallVector", "<", "std", "::", "unique_ptr", "<", "WebAssemblyException", ">", ",", "8", ">",...

[ "Notify", "DTU", "that", "the", "entry", "block", "was", "replaced", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "8", "WebAssembly", "WebAssembly", "WebAssembly", "8" ]

WebAssemblyExceptionInfo5

recalculate

WebAssembly

Virtual ISA

LLVM

983

274

1

[]

[ "<s>", "static", "tree", "rs6000_init_stack_protect_guard", "(", "void", ")", "{", "if", "(", "rs6000_stack_protector_guard", "==", "SSP_GLOBAL", ")", "return", "default_stack_protect_guard", "(", ")", ";", "return", "NULL_TREE", ";", "}", "</s>" ]

[ "Only", "create", "the", "global", "variable", "for", "the", "stack", "protect", "guard", "if", "we", "are", "using", "the", "global", "flavor", "of", "that", "guard", "." ]

[ "rs6000" ]

rs6000

rs6000_init_stack_protect_guard

rs6000

CPU

GCC

984

22

1

[]

[ "<s>", "static", "bool", "rs6000_const_not_ok_for_debug_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "x", ")", ")", "{", "rtx", "c", "=", "get_pool_constant", "(", "x", ")", ...

[ "Return", "true", "if", "X", "should", "n't", "be", "emitted", "into", "the", "debug", "info", ".", "The", "linker", "does", "n't", "like", ".toc", "section", "references", "from", ".debug_", "*", "sections", ",", "so", "reject", ".toc", "section", "symbol...

[ "rs6000" ]

rs60004

rs6000_const_not_ok_for_debug_p

rs6000

CPU

GCC

985

56

1

[]

[ "<s>", "bool", "ARMFrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", "->", ...

[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMFrameLowering3

enableShrinkWrapping

ARM

CPU

LLVM

986

59

1

[]

[ "<s>", "unsigned", "Emitter", "<", "CodeEmitter", ">", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "ARMRegisterInfo", "::",...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "ARM", "ARM", "ARM::reloc_arm_branch", "ARM::reloc_arm_branch", "ARMII::FormMask", "ARMII::VFPLdStFrm", "ARM::reloc_arm_vfp_cp_entry", "ARM::reloc_arm_cp_entry", "ARM::reloc_arm_relative", "ARM::reloc_arm_branch", "0", "0" ]

ARMCodeEmitter11

getMachineOpValue

ARM

CPU

LLVM

987

229

1

[]

[ "<s>", "rtx", "aarch64_atomic_ool_func", "(", "machine_mode", "mode", ",", "rtx", "model_rtx", ",", "const", "atomic_ool_names", "*", "names", ")", "{", "memmodel", "model", "=", "memmodel_base", "(", "INTVAL", "(", "model_rtx", ")", ")", ";", "int", "mode_idx...

[ "We", "store", "the", "names", "of", "the", "various", "atomic", "helpers", "in", "a", "5x4", "array", ".", "Return", "the", "libcall", "function", "given", "MODE", ",", "MODEL", "and", "NAMES", "." ]

[ "aarch64", "0", "1", "2", "3", "4", "0", "1", "2", "3" ]

aarch64

aarch64_atomic_ool_func

aarch64

CPU

GCC

988

159

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "llvm_unreachable", "(", "\"RelaxIn...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "P2", "\"RelaxInstruction() unimplemented\"" ]

P2AsmBackend

fixupNeedsRelaxation

P2

MPU

LLVM

989

33

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isPredicable", "(", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isEligibleForITBlock", "(", "&", "MI", ")", "...

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainNEON" ]

ARMBaseInstrInfo (2)2

isPredicable

ARM

CPU

LLVM

990

113

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "X8...

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "X86", "X86", "X86", "X86", "\"Unexpected Kind in getPointerRegClass!\"", "0", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "2", "X86::GR64_NOREXRegClass", "X86::GR32_NOREXRegClass", "3", "X86::GR64_NOREX_NOSPRegClass", "X86::GR32...

X86RegisterInfo

getPointerRegClass

X86

CPU

LLVM

991

221

1

[]

[ "<s>", "void", "BTFDebug", "::", "beginFunctionImpl", "(", "const", "MachineFunction", "*", "MF", ")", "{", "auto", "*", "SP", "=", "MF", "->", "getFunction", "(", ")", ".", "getSubprogram", "(", ")", ";", "auto", "*", "Unit", "=", "SP", "->", "getUnit...

[ "Gather", "pre-function", "debug", "information", "." ]

[ "BPF", "\"Null section for Function Label\"", "\".text\"" ]

BTFDebug11

beginFunctionImpl

BPF

Virtual ISA

LLVM

992

316

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "X86", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"reloc_riprel_4byte\"", ",", "0", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "X86", "X86::NumTargetFixupKinds", "\"reloc_riprel_4byte\"", "0", "32", "\"reloc_riprel_4byte_movq_load\"", "0", "32", "\"reloc_riprel_4byte_relax\"", "0", "32", "\"reloc_riprel_4byte_relax_rex\"", "0", "32", "\"reloc_signed_4byte\"", "0", "32", "0", "\"reloc_global_offset_table\...

X86AsmBackend82

getFixupKindInfo

X86

CPU

LLVM

993

141

1

[]

[ "<s>", "const", "ARMSubtarget", "*", "ARMBaseTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "ARM", "ARM", "ARM", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine14

getSubtargetImpl

ARM

CPU

LLVM

994

273

1

[]

[ "<s>", "static", "void", "push_minipool_fix", "(", "rtx_insn", "*", "insn", ",", "HOST_WIDE_INT", "address", ",", "rtx", "*", "loc", ",", "machine_mode", "mode", ",", "rtx", "value", ")", "{", "Mfix", "*", "fix", "=", "(", "Mfix", "*", ")", "obstack_allo...

[ "Record", "INSN", ",", "which", "will", "need", "fixing", "up", "to", "load", "a", "value", "from", "the", "minipool", ".", "ADDRESS", "is", "the", "offset", "of", "the", "insn", "since", "the", "start", "of", "the", "function", ";", "LOC", "is", "a", ...

[ "arm", "8", "4", "\";; %smode fixup for i%d; addr %lu, range (%ld,%ld): \"", "1", "\"\\n\"" ]

arm4

push_minipool_fix

arm

CPU

GCC

995

220

1

[]

[ "<s>", "bool", "PadShortFunc", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "AttributeSet", "&", "FnAttrs", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ";", "if", "(", "FnAttrs", ".", "ha...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "0", "0", "\"Basic block should contain at least a RET but is empty\"", "\"Basic block does not end with RET\"" ]

X86PadShortFunction16

runOnMachineFunction

X86

CPU

LLVM

996

255

1

[]

[ "<s>", "bool", "BPFPreserveDIType", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "return", "BPFPreserveDITypeImpl", "(", "F", ")", ";", "}", "</s>" ]

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "BPF", "BPF", "BPF" ]

BPFPreserveDIType

runOnFunction

BPF

Virtual ISA

LLVM

997

17

1

[]

[ "<s>", "bool", "SIFixWWMLiveness", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Modified", "=", "false", ";", "LIS", "=", "getAnalysisIfAvailable", "<", "LiveIntervals", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "AMDGPU::EXIT_WWM" ]

SIFixWWMLiveness7

runOnMachineFunction

AMDGPU

GPU

LLVM

998

112

1

[]

[ "<s>", "TargetIRAnalysis", "MipsTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", "F", ")", "{", "if", "(", "Subtarget", "->", "allowMixed16_32", "(", ")", ")", "{", "DEBUG"...

[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]

[ "Mips", "Mips", "\"No Target Transform Info Pass Added\\n\"", "\"Target Transform Info Pass Added\\n\"" ]

MipsTargetMachine28

getTargetIRAnalysis

Mips

CPU

LLVM

999

70

1

[]