docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "unsigned", "RISCVMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "RISCV", "RISCV", "\"Unhandled expression!\"", "0" ]	RISCVMCCodeEmitter	getMachineOpValue	RISCV	CPU	LLVM	4,200	83	1	[]
[ "<s>", "static", "sbitmap", "aarch64_components_for_bb", "(", "basic_block", "bb", ")", "{", "bitmap", "in", "=", "DF_LIVE_IN", "(", "bb", ")", ";", "bitmap", "gen", "=", "&", "DF_LIVE_BB_INFO", "(", "bb", ")", "->", "gen", ";", "bitmap", "kill", "=", "&...	[ "Implement", "TARGET_SHRINK_WRAP_COMPONENTS_FOR_BB", "." ]	[ "aarch64", "1", "0" ]	aarch644	aarch64_components_for_bb	aarch64	CPU	GCC	4,201	111	1	[]
[ "<s>", "bool", "RV16KAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "AsmVarian...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "RV16K", "RV16K", "0", "\"There are no defined alternate asm variants\"", "RV16K" ]	RV16KAsmPrinter	PrintAsmOperand	RV16K	Virtual ISA	LLVM	4,202	132	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "X86", "X86", "X86::PUSH64r", "X86::PUSH32r", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1" ]	X86FrameLowering (2)4	spillCalleeSavedRegisters	X86	CPU	LLVM	4,203	300	1	[]
[ "<s>", "static", "bool", "nvptx_cannot_copy_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "switch", "(", "recog_memoized", "(", "insn", ")", ")", "{", "case", "CODE_FOR_nvptx_shufflesi", ":", "case", "CODE_FOR_nvptx_shufflesf", ":", "case", "CODE_FOR_nvptx_barsyn...	[ "Indicate", "that", "INSN", "can", "not", "be", "duplicated", "." ]	[ "nvptx" ]	nvptx	nvptx_cannot_copy_insn_p	nvptx	GPU	GCC	4,204	48	1	[]
[ "<s>", "static", "inline", "tree", "rs6000_builtin_type", "(", "int", "id", ")", "{", "tree", "t", ";", "t", "=", "rs6000_builtin_types", "[", "id", "<", "0", "?", "~", "id", ":", "id", "]", ";", "return", "id", "<", "0", "?", "build_pointer_type", "...	[ "Convert", "a", "type", "stored", "into", "a", "struct", "altivec_builtin_types", "as", "ID", ",", "into", "a", "tree", ".", "The", "types", "are", "in", "rs6000_builtin_types", ":", "negative", "values", "create", "a", "pointer", "type", "for", "the", "type...	[ "rs6000", "0", "0" ]	rs6000-c	rs6000_builtin_type	rs6000	CPU	GCC	4,205	39	1	[]
[ "<s>", "MachineInstr", "", "ARMBaseInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx1", ",", "unsigned", "OpIdx2", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", "...	[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]	[ "ARM", "ARM", "ARM::MOVCCr", "ARM::t2MOVCCr", "0", "ARMCC::CondCodes", "ARMCC::AL", "ARM::CPSR", "ARMCC::getOppositeCondition" ]	ARMBaseInstrInfo120	commuteInstructionImpl	ARM	CPU	LLVM	4,206	140	1	[]
[ "<s>", "rtx", "xtensa_function_value", "(", "const_tree", "valtype", ",", "const_tree", "func", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", ")", "{", "return", "gen_rtx_REG", "(", "(", "INTEGRAL_TYPE_P", "(", "valtype", ")", "&&", "TYPE_PRECISION", "(", "valtype"...	[ "Worker", "function", "for", "TARGET_FUNCTION_VALUE", "." ]	[ "xtensa" ]	xtensa	xtensa_function_value	xtensa	MPU	GCC	4,207	46	1	[]
[ "<s>", "void", "BTFDebug", "::", "endFunctionImpl", "(", "const", "MachineFunction", "*", "MF", ")", "{", "SkipInstruction", "=", "false", ";", "LineInfoGenerated", "=", "false", ";", "SecNameOff", "=", "0", ";", "}", "</s>" ]	[ "Gather", "and", "emit", "post-function", "debug", "information", "." ]	[ "BPF", "0" ]	BTFDebug (2)	endFunctionImpl	BPF	Virtual ISA	LLVM	4,208	24	1	[]
[ "<s>", "void", "c6x_set_return_address", "(", "rtx", "source", ",", "rtx", "scratch", ")", "{", "struct", "c6x_frame", "frame", ";", "rtx", "addr", ";", "HOST_WIDE_INT", "offset", ";", "c6x_compute_frame_layout", "(", "&", "frame", ")", ";", "if", "(", "!", ...	[ "Modify", "the", "return", "address", "of", "the", "current", "function", "." ]	[ "c6x" ]	c6x	c6x_set_return_address	c6x	VLIW	GCC	4,209	161	1	[]
[ "<s>", "int", "MBlazeRegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNo", ",", "bool", "isEH", ")", "const", "{", "return", "MBlazeGenRegisterInfo", "::", "getDwarfRegNumFull", "(", "RegNo", ",", "0", ")", ";", "}", "</s>" ]	[ "Map", "a", "target", "register", "to", "an", "equivalent", "dwarf", "register", "number", "." ]	[ "MBlaze", "MBlaze", "MBlaze", "0" ]	MBlazeRegisterInfo5	getDwarfRegNum	MBlaze	MPU	LLVM	4,210	24	1	[]
[ "<s>", "bool", "MipsSEDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "Subtarget", ".", "inMips16Mode", "(", ")", ")", "return", "false", ";", "return", "MipsDAGToDAGISel", "::", "runOnMachineFunction", "(", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips" ]	MipsSEISelDAGToDAG1	runOnMachineFunction	Mips	CPU	LLVM	4,211	30	1	[]
[ "<s>", "void", "arm_emit_call_insn", "(", "rtx", "pat", ",", "rtx", "addr", ",", "bool", "sibcall", ")", "{", "rtx", "insn", ";", "insn", "=", "emit_call_insn", "(", "pat", ")", ";", "if", "(", "TARGET_VXWORKS_RTP", "&&", "flag_pic", "&&", "!", "sibcall"...	[ "Emit", "a", "call", "instruction", "with", "pattern", "PAT", ".", "ADDR", "is", "the", "address", "of", "the", "call", "target", "." ]	[ "arm" ]	arm4	arm_emit_call_insn	arm	CPU	GCC	4,212	113	1	[]
[ "<s>", "bool", "hasDivRemOp", "(", "Type", "*", "DataType", ",", "bool", "IsSigned", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "has", "a", "unified", "operation", "to", "calculate", "division", "and", "remainder", "." ]	[ "MOS" ]	MOSTargetTransformInfo	hasDivRemOp	MOS	MPU	LLVM	4,213	15	1	[]
[ "<s>", "bool", "check_builtin_call", "(", "location_t", "location", ",", "vec", "<", "location_t", ">", ",", "unsigned", "int", "code", ",", "tree", "fndecl", ",", "unsigned", "int", "nargs", ",", "tree", "*", "args", ")", "{", "const", "registered_function"...	[ "Perform", "any", "semantic", "checks", "needed", "for", "a", "call", "to", "the", "SVE", "function", "with", "subcode", "CODE", ",", "such", "as", "testing", "for", "integer", "constant", "expressions", ".", "The", "call", "occurs", "at", "location", "LOCAT...	[ "aarch64" ]	aarch64-sve-builtins	check_builtin_call	aarch64	CPU	GCC	4,214	88	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", "...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine18	addIRPasses	AMDGPU	GPU	LLVM	4,215	220	1	[]
[ "<s>", "bool", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "J2" ]	J2FrameLowering	hasFP	J2	MPU	LLVM	4,216	15	1	[]
[ "<s>", "int", "symbolic_reference_mentioned_p", "(", "rtx", "op", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "op", ")", "==", "LABEL_REF", ")", "return"...	[ "Return", "true", "if", "OP", "contains", "a", "symbol", "reference" ]	[ "i386", "1", "1", "0", "1", "0", "1", "1", "0" ]	i3863	symbolic_reference_mentioned_p	i386	CPU	GCC	4,217	145	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "addPass", "(", "createX86LowerTileCopyPass", "(", ")", ")", ";", "addPass", "(", "createX86FloatingPointStackifierPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "Cod...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine114	addPostRegAlloc	X86	CPU	LLVM	4,218	39	1	[]
[ "<s>", "void", "ARMElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "bool", "isAAPCS_ABI", "=", "TM", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ".", "isAAPCS_ABI", "(",...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "ARM", "ARM", "ARM", "ARM", "\".ARM.attributes\"", "ARM", "0" ]	ARMTargetObjectFile36	Initialize	ARM	CPU	LLVM	4,219	93	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "auto", "PrintImmValue", "=", "[", "&", "]", "(", "const", "MCExpr", "", "Val", ",", "const", "char", "", "VName", ")", "{", "if", "(", "Val", "->", "getKind", ...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "X86", "\"Reg:\"", "X86", "\"Imm:\"", "\"Prefix:\"", "\"Memory: ModeSize=\"", "\",Size=\"", "\",BaseReg=\"", "X86", "\",IndexReg=\"", "X86", "\",Scale=\"", "\",Disp=\"", "\",SegReg=\"", "X86" ]	X86Operand11	print	X86	CPU	LLVM	4,220	306	1	[]
[ "<s>", "bool", "XCoreAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "if", "(", "!", "FileDirective", ".", "empty", "(", ")", ")", "{", "emitFile...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "XCore", "XCore", "0", "\"Unexpected linkage\"", "\"Dwarf Writer is not available\"" ]	XCoreAsmPrinter14	doInitialization	XCore	MPU	LLVM	4,221	162	1	[]
[ "<s>", "bool", "SystemZTargetLowering", "::", "isTruncateFree", "(", "EVT", "FromVT", ",", "EVT", "ToVT", ")", "const", "{", "if", "(", "!", "FromVT", ".", "isInteger", "(", ")", "\|\|", "!", "ToVT", ".", "isInteger", "(", ")", ")", "return", "false", ";...	[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]	[ "SystemZ", "SystemZ" ]	SystemZISelLowering (2)1	isTruncateFree	SystemZ	CPU	LLVM	4,222	56	1	[]
[ "<s>", "bool", "ARMFrameLowering", "::", "enableCalleeSaveSkip", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoReturn", ")", "&&", "MF", "."...	[ "Returns", "true", "if", "the", "target", "can", "safely", "skip", "saving", "callee-saved", "registers", "for", "noreturn", "nounwind", "functions", "." ]	[ "ARM", "ARM" ]	ARMFrameLowering100	enableCalleeSaveSkip	ARM	CPU	LLVM	4,223	59	1	[]
[ "<s>", "bool", "pdp11_small_shift", "(", "int", "n", ")", "{", "return", "(", "unsigned", ")", "n", "<", "4", ";", "}", "</s>" ]	[ "Used", "for", "O", "constraint", ",", "matches", "if", "shift", "count", "is", "``", "small", "''", "." ]	[ "pdp11", "4" ]	pdp11	pdp11_small_shift	pdp11	MPU	GCC	4,224	16	1	[]
[ "<s>", "void", "R600SchedStrategy", "::", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Bottom Releasing \"", ";", "SU", "->", "dump", "(", "DAG", ")", ";", ")", ";", "if", "(", "isPhysicalRegCopy", ...	[ "Currently", "only", "scheduling", "top-down", ",", "so", "this", "method", "is", "empty", "." ]	[ "AMDGPU", "R600", "\"Bottom Releasing \"" ]	R600MachineScheduler11	releaseBottomNode	AMDGPU	GPU	LLVM	4,225	85	1	[]
[ "<s>", "const", "char", "*", "m68k_output_branch_float", "(", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "return", "\"fjeq %l3\"", ";", "case", "NE", ":", "return", "\"fjne %l3\"", ";", "case", "GT", ":", "return", ...	[ "Return", "an", "output", "template", "for", "a", "floating", "point", "branch", "instruction", "with", "CODE", "." ]	[ "m68k", "\"fjeq %l3\"", "\"fjne %l3\"", "\"fjgt %l3\"", "\"fjlt %l3\"", "\"fjge %l3\"", "\"fjle %l3\"", "\"fjor %l3\"", "\"fjun %l3\"", "\"fjueq %l3\"", "\"fjuge %l3\"", "\"fjugt %l3\"", "\"fjule %l3\"", "\"fjult %l3\"", "\"fjogl %l3\"" ]	m68k	m68k_output_branch_float	m68k	MPU	GCC	4,226	106	1	[]
[ "<s>", "bool", "s390_hard_regno_rename_ok", "(", "unsigned", "int", "old_reg", ",", "unsigned", "int", "new_reg", ")", "{", "if", "(", "cfun", "->", "machine", "->", "base_reg", ")", "if", "(", "REGNO", "(", "cfun", "->", "machine", "->", "base_reg", ")", ...	[ "Return", "nonzero", "if", "register", "OLD_REG", "can", "be", "renamed", "to", "register", "NEW_REG", "." ]	[ "s390" ]	s3905	s390_hard_regno_rename_ok	s390	MPU	GCC	4,227	74	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "getTargetNode", "(", "BlockAddressSDNode", "*", "N", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flag", ")", "const", "{", "return", "DAG", ".", "getTargetBlockAddress", "(", "N", "->",...	[ "Retrieve", "the", "target", "node", "this", "edge", "connects", "to", "." ]	[ "AArch64", "AArch64", "0" ]	AArch64ISelLowering (2)2	getTargetNode	AArch64	CPU	LLVM	4,228	40	1	[]
[ "<s>", "int", "mve_vector_mem_operand", "(", "machine_mode", "mode", ",", "rtx", "op", ",", "bool", "strict", ")", "{", "enum", "rtx_code", "code", ";", "int", "val", ",", "reg_no", ";", "if", "(", "REG_P", "(", "op", ")", ")", "{", "reg_no", "=", "a...	[ "This", "function", "returns", "TRUE", "on", "matching", "mode", "and", "op.1", ".", "For", "given", "modes", ",", "check", "for", "[", "Rn", "]", ",", "return", "TRUE", "for", "Rn", "<", "=", "LO_REGS.2", ".", "For", "other", "modes", ",", "check", ...	[ "arm", "0", "1", "0", "1", "0", "0", "1", "1", "0", "1", "0", "1", "1", "1", "127", "2", "0", "254", "4", "0", "508" ]	arm1	mve_vector_mem_operand	arm	CPU	GCC	4,229	449	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isVectorClearMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "EVT", "VT", ")", "const", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", ...	[ "Similar", "to", "isShuffleMaskLegal", "." ]	[ "X86", "X86", "2", "4", "128" ]	X86ISelLowering114	isVectorClearMaskLegal	X86	CPU	LLVM	4,230	103	1	[]
[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "", ",", "uint8_t", ">", "ARMTargetLowering", "::", "findRepresentativeClass", "(", "EVT", "VT", ")", "const", "{", "const", "TargetRegisterClass", "", "RRC", "=", "0", ";", "uint8_t", "Cost", ...	[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]	[ "ARM", "ARM", "0", "1", "MVT::f32", "MVT::f64", "MVT::v8i8", "MVT::v4i16", "MVT::v2i32", "MVT::v1i64", "MVT::v2f32", "ARM::DPRRegClass", "2", "MVT::v16i8", "MVT::v8i16", "MVT::v4i32", "MVT::v2i64", "MVT::v4f32", "MVT::v2f64", "ARM::DPRRegClass", "2", "MVT::v4i64", "ARM::D...	ARMISelLowering107	findRepresentativeClass	ARM	CPU	LLVM	4,231	199	1	[]
[ "<s>", "void", "MBlazeFrameInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "Ma...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze::ADD", "MBlaze::R1", "MBlaze::R19", "MBlaze::R0", "MBlaze::LWI", "MBlaze::R19", "MBlaze::R1", "MBlaze::LWI", "MBlaze::R15", "MBlaze::R1", "MBlaze::ADDI", "MBlaze::R1", "MBlaze:...	MBlazeFrameInfo	emitEpilogue	MBlaze	MPU	LLVM	4,232	279	1	[]
[ "<s>", "bool", "PPCRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "DBG_VALUE", "\|\|", "(", "isInt", "<", "16", ...	[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]	[ "PowerPC", "PPC", "PPC::DBG_VALUE", "16", "3", "0" ]	PPCRegisterInfo (2)	isFrameOffsetLegal	PowerPC	CPU	LLVM	4,233	54	1	[]
[ "<s>", "unsigned", "PatmosInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "Patmos", "::", "LWC", "\|\|", "MI", ".", "getO...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "Patmos", "Patmos", "Patmos::LWC", "Patmos::LHC", "Patmos::LHUC", "Patmos::LBC", "Patmos::LBUC", "3", "4", "4", "0", "3", "0", "0" ]	PatmosInstrInfo1	isLoadFromStackSlot	Patmos	VLIW	LLVM	4,234	138	1	[]
[ "<s>", "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "0", "Mips::SP", "Mips::MoveR3216", "Mips::S0", "Mips::SP" ]	Mips16FrameLowering31	emitPrologue	Mips	CPU	LLVM	4,235	395	1	[]
[ "<s>", "const", "SparcInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Sparc", "Sparc" ]	SparcSubtarget11	getInstrInfo	Sparc	CPU	LLVM	4,236	13	1	[]
[ "<s>", "int", "double_memory_operand", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "rtx", "addr", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", "\|\|", "!", "memory_operand", "(", "op", ",", "mode", ")", ")", "{", "if", "(", "...	[ "Return", "nonzero", "for", "a", "memory", "address", "that", "can", "be", "used", "to", "load", "or", "store", "a", "doubleword", "." ]	[ "microblaze", "0", "0", "1", "0", "0", "1", "4" ]	microblaze	double_memory_operand	microblaze	MPU	GCC	4,237	135	1	[]
[ "<s>", "static", "void", "c6x_free_sched_context", "(", "void", "*", "_sc", ")", "{", "free", "(", "_sc", ")", ";", "}", "</s>" ]	[ "Free", "_SC", "." ]	[ "c6x" ]	c6x	c6x_free_sched_context	c6x	VLIW	GCC	4,238	15	1	[]
[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "{", "if", ...	[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI" ]	AMDGPUInstructionSelector2	select	AMDGPU	GPU	LLVM	4,239	178	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "M68k" ]	M68kTargetMachine	getObjFileLowering	M68k	MPU	LLVM	4,240	16	1	[]
[ "<s>", "static", "const", "char", "*", "getName", "(", ")", "{", "return", "DEBUG_TYPE", ";", "}", "</s>" ]	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "AArch64" ]	AArch64InstructionSelector (2)	getName	AArch64	CPU	LLVM	4,241	12	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "StoreSDNode", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "SDValue", "Val", "=", "St...	[ "Split", "a", "vector", "store", "into", "2", "stores", "of", "half", "the", "vector", "." ]	[ "AMDGPU", "AMDGPU", "2", "ISD::TokenFactor", "MVT::Other" ]	AMDGPUISelLowering (2)1	SplitVectorStore	AMDGPU	GPU	LLVM	4,242	315	1	[]
[ "<s>", "SDValue", "AArch64SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Align...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "256", "AArch64" ]	AArch64SelectionDAGInfo15	EmitTargetCodeForMemset	AArch64	CPU	LLVM	4,243	299	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Hexagon generate predicate operations\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon generate predicate operations\"" ]	HexagonGenPredicate (2)	getPassName	Hexagon	DSP	LLVM	4,244	13	1	[]
[ "<s>", "static", "rtx_insn", "", "rs6000_emit_allocate_stack", "(", "HOST_WIDE_INT", "size", ",", "rtx", "copy_reg", ",", "int", "copy_off", ")", "{", "rtx_insn", "", "insn", ";", "rtx", "stack_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM...	[ "Emit", "the", "correct", "code", "for", "allocating", "stack", "space", ",", "as", "insns", ".", "If", "COPY_R12", ",", "make", "sure", "a", "copy", "of", "the", "old", "frame", "is", "left", "in", "r12", ".", "The", "generated", "code", "may", "use",...	[ "rs6000", "0", "0", "\"stack frame too large\"", "0", "1", "31", "0", "\"stack limit expression is not supported\"", "0", "32767", "0", "0", "0", "1", "1" ]	rs60006	rs6000_emit_allocate_stack	rs6000	CPU	GCC	4,245	446	1	[]
[ "<s>", "void", "NVPTXFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "NVPTX", "NVPTX", "NVPTX::Int64RegsRegClass", "NVPTX::cvta_local_yes_64", "NVPTX::VRFrame", "NVPTX::MOV_DEPOT_ADDR_64", "NVPTX::Int32RegsRegClass", "NVPTX::cvta_local_yes", "NVPTX::VRFrame", "NVPTX::MOV_DEPOT_ADDR" ]	NVPTXFrameLowering	emitPrologue	NVPTX	GPU	LLVM	4,246	251	1	[]
[ "<s>", "void", "GCNHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "!", "CurrCycleInstr", ")", "return", ";", "if", "(", "CurrCycleInstr", "->", "isImplicitDef", "(", ")", ")", "return", ";", "else", "if", "(", "CurrCycleInstr", "->", "i...	[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...	[ "AMDGPU", "1" ]	GCNHazardRecognizer	AdvanceCycle	AMDGPU	GPU	LLVM	4,247	103	1	[]
[ "<s>", "static", "void", "expand_block_set_4", "(", "rtx", "dst", ",", "rtx", "dst_reg", ",", "rtx", "value_rtx", ",", "rtx", "bytes_rtx", ")", "{", "const", "rtx", "sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\"__long_int_memset\"", ")", ";", "unsi...	[ "Generate", "a", "call", "to", "a", "library", "function", "to", "set", "BYTES_RTX", "bytes", "of", "DST", "with", "address", "DST_REG", "to", "VALUE_RTX", "in", "4-byte", "chunks", "." ]	[ "visium", "\"__long_int_memset\"", "4", "1", "3", "2", "0", "1", "0xff", "8", "1", "1", "2", "2", "0", "1" ]	visium2	expand_block_set_4	visium	Virtual ISA	GCC	4,248	256	1	[]
[ "<s>", "static", "bool", "rs6000_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "rs6000_hard_regno_mode_ok_p", "[", "mode", "]", "[", "regno", "]", ";", "}", "</s>" ]	[ "Value", "is", "1", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", "." ]	[ "rs6000" ]	rs6000	rs6000_hard_regno_mode_ok	rs6000	CPU	GCC	4,249	22	1	[]
[ "<s>", "LLVM_DUMP_METHOD", "void", "GCNRegPressure", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "GCNSubtarget", "*", "ST", ")", "const", "{", "OS", "<<", "\"VGPRs: \"", "<<", "Value", "[", "VGPR32", "]", "<<", "' '", ";", "OS", "<<", "\"...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AMDGPU", "\"VGPRs: \"", "\"AGPRs: \"", "\"(O\"", "\", SGPRs: \"", "\"(O\"", "\", LVGPR WT: \"", "\", LSGPR WT: \"", "\" -> Occ: \"" ]	GCNRegPressure	print	AMDGPU	GPU	LLVM	4,250	116	1	[]
[ "<s>", "static", "bool", "spu_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "reg_ok_strict", ")", "{", "int", "aligned", "=", "GET_MODE_SIZE", "(", "mode", ")", ">=", "16", ";", "if", "(", "aligned", "&&", "GET_CODE", "(...	[ "Valid", "address", "are", ":", "-", "symbol_ref", ",", "label_ref", ",", "const", "-", "reg", "-", "reg", "+", "const_int", ",", "where", "const_int", "is", "16", "byte", "aligned", "-", "reg", "+", "reg", ",", "alignment", "does", "n't", "matter", "T...	[ "spu", "16", "1", "1", "16", "0", "0", "0x3ffff", "0", "0", "0", "1", "0", "0", "0x2000", "0x1fff", "15", "0" ]	spu2	spu_legitimate_address_p	spu	MPU	GCC	4,251	344	1	[]
[ "<s>", "bool", "isAliased", "(", "const", "MachineFrameInfo", "*", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Test", "whether", "the", "memory", "pointed", "to", "by", "this", "PseudoSourceValue", "may", "also", "be", "pointed", "to", "by", "an", "LLVM", "IR", "Value", "." ]	[ "AMDGPU" ]	SIMachineFunctionInfo (2)1	isAliased	AMDGPU	GPU	LLVM	4,252	14	1	[]
[ "<s>", "static", "void", "avr_reorg", "(", "void", ")", "{", "rtx_insn", "*", "insn", "=", "get_insns", "(", ")", ";", "for", "(", "insn", "=", "next_real_insn", "(", "insn", ")", ";", "insn", ";", "insn", "=", "next_real_insn", "(", "insn", ")", ")"...	[ "This", "function", "optimizes", "conditional", "jumps", "." ]	[ "avr", "0", "0", "0", "0", "1", "0", "0", "0", "0", "1", "1", "1", "0", "0", "1", "0", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1" ]	avr	avr_reorg	avr	MPU	GCC	4,253	445	1	[]
[ "<s>", "static", "bool", "reg_offset_addressing_ok_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_V16QImode", ":", "case", "E_V8HImode", ":", "case", "E_V4SFmode", ":", "case", "E_V4SImode", ":", "case", "E_V2DFmode", ":...	[ "Subroutines", "of", "rs6000_legitimize_address", "and", "rs6000_legitimate_address_p", "." ]	[ "rs6000" ]	rs60007	reg_offset_addressing_ok_p	rs6000	CPU	GCC	4,254	94	1	[]
[ "<s>", "static", "int", "fp_reg_operand", "(", "rtx", "op", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "reg_renumber", "&&", "FP_REG_P", "(", "op", ")", ";", "}", "</s>" ]	[ "Return", "truth", "value", "of", "whether", "OP", "can", "be", "used", "as", "a", "float", "register", "operand", ".", "Reject", "(", "SUBREG", ":", "SF", "(", "REG", ":", "SI", ")", ")", ")", ")" ]	[ "m68k" ]	m68k	fp_reg_operand	m68k	MPU	GCC	4,255	21	1	[]
[ "<s>", "static", "rtx", "frv_expand_builtin_saveregs", "(", "void", ")", "{", "int", "offset", "=", "UNITS_PER_WORD", "*", "FRV_NUM_ARG_REGS", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "fprintf", "(", "stderr", ",", "\"expand_builtin_saveregs: offset from ap = %d\\n\"", ...	[ "Worker", "function", "for", "TARGET_EXPAND_BUILTIN_SAVEREGS", "." ]	[ "frv", "\"expand_builtin_saveregs: offset from ap = %d\\n\"" ]	frv	frv_expand_builtin_saveregs	frv	VLIW	GCC	4,256	42	1	[]
[ "<s>", "bool", "GBZ80DAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "GBZ80Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "GBZ80", "GB", "GB" ]	GBZ80ISelDAGToDAG	runOnMachineFunction	GBZ80	MPU	LLVM	4,257	31	1	[]
[ "<s>", "bool", "isLegalMaskedStore", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "return", "isLegalMaskedLoadStore", "(", "DataType", ",", "Alignment", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "supports", "masked", "store", "." ]	[ "RISCV" ]	RISCVTargetTransformInfo10	isLegalMaskedStore	RISCV	CPU	LLVM	4,258	20	1	[]
[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeMo...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine30	SparcTargetMachine	Sparc	CPU	LLVM	4,259	107	1	[]
[ "<s>", "void", "ARMInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "ARM", "::", "MOVs", ")", "{"...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "ARM", "ARM", "ARM::MOVs", "0", "1", "2", "3", "ARM_AM::getShiftOpcStr", "ARM_AM::getSORegShOp", "6", "4", "\", \"", "ARM_AM::getSORegShOp", "ARM_AM::rrx", "\", \"", "ARM_AM::getSORegOffset", "0", "\"#\"", "ARM_AM::getSORegOffset", "ARM::STMDB_UPD", "ARM::t2STMDB_UPD", "0",...	ARMInstPrinter16	printInst	ARM	CPU	LLVM	4,260	508	1	[]
[ "<s>", "bool", "rl78_real_insns_ok", "(", "void", ")", "{", "if", "(", "cfun", ")", "return", "cfun", "->", "machine", "->", "real_insns_ok", ";", "return", "false", ";", "}", "</s>" ]	[ "Predicates", "used", "in", "the", "MD", "patterns", ".", "This", "one", "is", "true", "when", "real", "insns", "may", "be", "matched", ",", "which", "typically", "means", "after", "(", "or", "during", ")", "the", "devirt", "pass", "." ]	[ "rl78" ]	rl78	rl78_real_insns_ok	rl78	MPU	GCC	4,261	21	1	[]
[ "<s>", "bool", "P2AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "P2FI", "=", "MF", ".", "getInfo", "<", "P2FunctionInfo", ">", "(", ")", ";", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";", "return",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "P2", "P2", "P2", "P2" ]	P2AsmPrinter	runOnMachineFunction	P2	MPU	LLVM	4,262	32	1	[]
[ "<s>", "void", "loongarch_expand_atomic_qihi", "(", "union", "loongarch_gen_fn_ptrs", "generator", ",", "rtx", "result", ",", "rtx", "mem", ",", "rtx", "oldval", ",", "rtx", "newval", ",", "rtx", "model", ")", "{", "rtx", "orig_addr", ",", "memsi_addr", ",", ...	[ "Expand", "a", "QI", "or", "HI", "mode", "atomic", "memory", "operation", ".", "GENERATOR", "contains", "a", "pointer", "to", "the", "gen_", "*", "function", "that", "generates", "the", "SI", "mode", "underlying", "atomic", "operation", "using", "masks", "th...	[ "loongarch", "0", "4", "3", "3" ]	loongarch	loongarch_expand_atomic_qihi	loongarch	CPU	GCC	4,263	435	1	[]
[ "<s>", "void", "PPCFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRe...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "8", "4", "PPC", "8", "4", "4", "8", "0", "0", "1", "PPC", "PPC::CR2", "PPC::CR3", "PPC::CR4", "4", "4" ]	PPCFrameLowering75	determineCalleeSaves	PowerPC	CPU	LLVM	4,264	369	1	[]
[ "<s>", "bool", "aarch64_sve_ptrue_svpattern_p", "(", "rtx", "x", ",", "struct", "simd_immediate_info", "*", "info", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST", ")", "return", "false", ";", "x", "=", "XEXP", "(", "x", ",", "0", ")", ...	[ "Return", "true", "if", "X", "is", "an", "UNSPEC_PTRUE", "constant", "of", "the", "form", ":", "(", "const", "(", "unspec", "[", "PATTERN", "ZERO", "]", "UNSPEC_PTRUE", ")", ")", "where", "PATTERN", "is", "the", "svpattern", "as", "a", "CONST_INT", "and"...	[ "aarch64", "0", "1", "0", "0", "0", "1" ]	aarch64	aarch64_sve_ptrue_svpattern_p	aarch64	CPU	GCC	4,265	115	1	[]
[ "<s>", "bool", "MipsOs16", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "bool", "usingMask", "=", "Mips32FunctionMask", ".", "length", "(", ")", ">", "0", ";", "bool", "doneUsingMask", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<",...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "Mips", "Mips", "Mips", "0", "\"Run on Module MipsOs16 \\n\"", "Mips", "\"\\n\"", "\"using mask \\n\"", "Mips", "\"\\n\"", "0", "\"Working on \"", "\"\\n\"", "Mips", "0", "Mips", "\"mask forced mips32: \"", "\"\\n\"", "\"nomips16\"", "\"os16 forced mips32: \"", "\"\\n\"", "...	MipsOs161	runOnModule	Mips	CPU	LLVM	4,266	252	1	[]
[ "<s>", "static", "rtx", "function_arg_union_value", "(", "int", "size", ",", "machine_mode", "mode", ",", "int", "slotno", ",", "int", "regno", ")", "{", "int", "nwords", "=", "CEIL_NWORDS", "(", "size", ")", ",", "i", ";", "rtx", "regs", ";", "if", "(...	[ "Used", "by", "function_arg", "and", "sparc_function_value_1", "to", "implement", "the", "conventions", "of", "the", "64-bit", "ABI", "for", "passing", "and", "returning", "unions", ".", "Return", "an", "expression", "valid", "as", "a", "return", "value", "for",...	[ "sparc", "0", "1", "1", "0", "0" ]	sparc5	function_arg_union_value	sparc	CPU	GCC	4,267	118	1	[]
[ "<s>", "unsigned", "AlphaCodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "{", "unsigned", "rv", "=", "0", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "rv", "=...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "Alpha", "Alpha", "0", "Alpha", "\" is a relocated op for \"", "\"\\n\"", "0", "0", "Alpha::BSR", "Alpha::reloc_bsr", "Alpha::LDLr", "Alpha::LDQr", "Alpha::LDBUr", "Alpha::LDWUr", "Alpha::LDSr", "Alpha::LDTr", "Alpha::LDAr", "Alpha::STQr", "Alpha::STLr", "Alpha::STWr", "Alpha...	AlphaCodeEmitter4	getMachineOpValue	Alpha	MPU	LLVM	4,268	449	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "InstrumentSandboxingCFI", ")", "removeCall64m", "(", "MF", ")", ";", "addBoundChecks", "(", "MF", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "0" ]	SandBoxing	runOnMachineFunction	X86	CPU	LLVM	4,269	26	1	[]
[ "<s>", "int", "AArch64TTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "", "Inst", ")", "...	[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]	[ "AArch64", "AArch64", "0", "0U", "0", "2", "0", "1", "1", "63", "64", "AArch64", "AArch64" ]	AArch64TargetTransformInfo31	getIntImmCostInst	AArch64	CPU	LLVM	4,270	327	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", ",", "unsigned", "TCycles", ",", "unsigned", "TExtra", ",", "MachineBasicBlock", "&", ",", "unsigned", "FCycles", ",", "unsigned", "FExtra", ",", "BranchProbability", "Pro...	[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]	[ "ARM", "ARM", "1024", "1", "10" ]	ARMBaseInstrInfo103	isProfitableToIfCvt	ARM	CPU	LLVM	4,271	111	1	[]
[ "<s>", "static", "bool", "ia64_cannot_force_const_mem", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "mode", "==", "RFmode", ")", "return", "true", ";", "return", "tls_symbolic_operand_type", "(", "x", ")", "!=", "0", ";", "}", "</s>"...	[ "Do", "n't", "allow", "TLS", "addresses", "to", "get", "spilled", "to", "memory", "." ]	[ "ia64", "0" ]	ia64	ia64_cannot_force_const_mem	ia64	CPU	GCC	4,272	29	1	[]
[ "<s>", "RegisterSet", "&", "insert", "(", "const", "RegisterSet", "&", "Rs", ")", "{", "for", "(", "unsigned", "R", "=", "Rs", ".", "find_first", "(", ")", ";", "R", ";", "R", "=", "Rs", ".", "find_next", "(", "R", ")", ")", "insert", "(", "R", ...	[ "insert", "-", "Append", "entry", "to", "the", "vector", "if", "it", "does", "n't", "already", "exist", "." ]	[ "Hexagon" ]	HexagonBitSimplify20	insert	Hexagon	DSP	LLVM	4,273	42	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "Nyuzi" ]	NyuziAsmParser	getStartLoc	Nyuzi	GPU	LLVM	4,274	10	1	[]
[ "<s>", "static", "bool", "expand_vec_perm_broadcast", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "elt", ",", "nelt", "=", "d", "->", "nelt", ";", "if", "(", "!", "d", "->", "one_operand_p", ")", "return", "false", ";", ...	[ "Pattern", "match", "broadcast", "permutations", "." ]	[ "i386", "0", "1" ]	i386-expand	expand_vec_perm_broadcast	i386	CPU	GCC	4,275	74	1	[]
[ "<s>", "static", "int", "ix86_issue_rate", "(", "void", ")", "{", "switch", "(", "ix86_tune", ")", "{", "case", "PROCESSOR_PENTIUM", ":", "case", "PROCESSOR_K6", ":", "return", "2", ";", "case", "PROCESSOR_PENTIUMPRO", ":", "case", "PROCESSOR_PENTIUM4", ":", "...	[ "Return", "the", "maximum", "number", "of", "instructions", "a", "cpu", "can", "issue", "." ]	[ "i386", "2", "3", "1" ]	i3863	ix86_issue_rate	i386	CPU	GCC	4,276	46	1	[]
[ "<s>", "bool", "AMDGPULegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "GISelChangeObserver", "&", "Observer", ")", "const", "{", "switch", "(", "MI", ...	[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "\"expected switch to return\"" ]	AMDGPULegalizerInfo5	legalizeCustom	AMDGPU	GPU	LLVM	4,277	198	1	[]
[ "<s>", "bool", "fr30_frame_pointer_required", "(", "void", ")", "{", "return", "(", "flag_omit_frame_pointer", "==", "0", "\|\|", "crtl", "->", "args", ".", "pretend_args_size", ">", "0", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_FRAME_POINTER_REQUIRED", "." ]	[ "fr30", "0", "0" ]	fr30	fr30_frame_pointer_required	fr30	DSP	GCC	4,278	22	1	[]
[ "<s>", "Align", "getStackAlignment", "(", ")", "const", "{", "return", "StackAlignment", ";", "}", "</s>" ]	[ "Returns", "the", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "for", "this", "subtarget", "." ]	[ "PowerPC" ]	PPCSubtarget12	getStackAlignment	PowerPC	CPU	LLVM	4,279	10	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "RISCVTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "CI", ")", "const", "{", "unsigned", "Size", "=", "CI", "->", "getCompareOperand", "(", ")", "->", "getType", "(", ")",...	[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "RISCV", "RISCV", "8", "16", "RISCVABI::isCheriPureCapABI" ]	RISCVISelLowering42	shouldExpandAtomicCmpXchgInIR	RISCV	CPU	LLVM	4,280	65	1	[]
[ "<s>", "static", "rtx", "s390_find_execute", "(", "struct", "constant_pool", "", "pool", ",", "rtx", "insn", ")", "{", "struct", "constant", "", "c", ";", "rtx", "offset", ";", "for", "(", "c", "=", "pool", "->", "execute", ";", "c", "!=", "NULL", ...	[ "Find", "execute", "target", "for", "INSN", "in", "the", "constant", "pool", "POOL", ".", "Return", "an", "RTX", "describing", "the", "distance", "from", "the", "start", "of", "the", "pool", "to", "the", "location", "of", "the", "execute", "target", "." ]	[ "s390" ]	s3903	s390_find_execute	s390	MPU	GCC	4,281	98	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "X86InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "Mach...	[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]	[ "X86", "X86", "X86::JMP_1", "X86::CALL64pcrel32" ]	X86InstrInfo113	insertOutlinedCall	X86	CPU	LLVM	4,282	127	1	[]
[ "<s>", "void", "AVRInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*"...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AVR", "AVR", "0", "MVT::i8", "AVR::STDPtrQRr", "MVT::i16", "AVR::STDWPtrQRr", "\"Cannot store this register into a stack slot!\"", "0" ]	AVRInstrInfo1	storeRegToStackSlot	AVR	MPU	LLVM	4,283	208	1	[]
[ "<s>", "bool", "SystemZXPLINKFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFra...	[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "1", "SystemZ::GR64BitRegClass", "8", "0", "\"backchain\"" ]	SystemZFrameLowering10	assignCalleeSavedSpillSlots	SystemZ	CPU	LLVM	4,284	428	1	[]
[ "<s>", "static", "const", "MachineOperand", "&", "getLdStBaseOp", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Idx", "=", "isPairedLdSt", "(", "MI", ")", "?", "2", ":", "1", ";", "return", "MI", ".", "getOperand", "(", "Idx", ")", ";...	[ "Returns", "the", "base", "register", "operator", "of", "a", "load/store", "." ]	[ "AArch64", "2", "1" ]	AArch64LoadStoreOptimizer	getLdStBaseOp	AArch64	CPU	LLVM	4,285	33	1	[]
[ "<s>", "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "0", "Mips::SP", "Mips::S1", "8", "Mips::S0", "12", "Mips::RA", "4", "Mips::MoveR3216", "Mips::S0", "Mips::SP" ]	Mips16FrameLowering37	emitPrologue	Mips	CPU	LLVM	4,286	375	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAMDGPUCodeGenPreparePass", "(", "&", "getGCNTargetMachine", "(", ")", ")", ")", ";", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine103	addIRPasses	AMDGPU	GPU	LLVM	4,287	25	1	[]
[ "<s>", "rtx", "", "neon_vcmla_lane_prepare_operands", "(", "rtx", "", "operands", ")", "{", "int", "lane", "=", "INTVAL", "(", "operands", "[", "4", "]", ")", ";", "machine_mode", "constmode", "=", "SImode", ";", "machine_mode", "mode", "=", "GET_MODE", ...	[ "Prepares", "the", "operands", "for", "the", "VCMLA", "by", "lane", "instruction", "such", "that", "the", "right", "register", "number", "is", "selected", ".", "This", "instruction", "is", "special", "in", "that", "it", "always", "requires", "a", "D", "regis...	[ "arm", "4", "3", "3", "1", "0", "4", "3", "1", "4", "4", "3", "4" ]	arm	neon_vcmla_lane_prepare_operands	arm	CPU	GCC	4,288	140	1	[]
[ "<s>", "bool", "ARMDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "assert", "(", "ConstraintCode", "==", "'m'", ...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "ARM", "ARM", "\"unexpected asm memory constraint\"" ]	ARMISelDAGToDAG21	SelectInlineAsmMemoryOperand	ARM	CPU	LLVM	4,289	83	1	[]
[ "<s>", "unsigned", "AArch64RegisterBankInfo", "::", "copyCost", "(", "const", "RegisterBank", "&", "A", ",", "const", "RegisterBank", "&", "B", ",", "unsigned", "Size", ")", "const", "{", "return", "RegisterBankInfo", "::", "copyCost", "(", "A", ",", "B", ",...	[ "Get", "the", "cost", "of", "a", "copy", "from", "B", "to", "A", ",", "or", "put", "differently", ",", "get", "the", "cost", "of", "A", "=", "COPY", "B", "." ]	[ "AArch64", "AArch64" ]	AArch64RegisterBankInfo3	copyCost	AArch64	CPU	LLVM	4,290	33	1	[]
[ "<s>", "bool", "Emitter", "<", "CodeEmitter", ">", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "\|\|", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "\"JIT relocation model must be set to static or default!\"", "ARM", "ARM", "ARM", "ARM", "\"JITTing function '\"", "\"'\\n\"" ]	ARMCodeEmitter11	runOnMachineFunction	ARM	CPU	LLVM	4,291	277	1	[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "getInstrLatency", "(", "const", "InstrItineraryData", "", "ItinData", ",", "const", "MachineInstr", "&", "MI", ",", "unsigned", "", "PredCost", ")", "const", "{", "return", "getInstrTimingClassLatency", "(", "ItinData"...	[ "Compute", "the", "instruction", "latency", "of", "a", "given", "instruction", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstrInfo (2)2	getInstrLatency	Hexagon	DSP	LLVM	4,292	30	1	[]
[ "<s>", "bool", "ix86_expand_fp_movcc", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";",...	[ "Expand", "a", "floating-point", "conditional", "move", ".", "Return", "true", "if", "successful", "." ]	[ "i386", "0", "1", "1", "0", "1", "1", "1", "0", "0", "2", "3", "0", "2", "3", "0", "2", "3", "0", "2", "3" ]	i386-expand1	ix86_expand_fp_movcc	i386	CPU	GCC	4,293	340	1	[]
[ "<s>", "EVT", "NyuziTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "return", "EVT", "::", "getVe...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "Nyuzi", "Nyuzi", "MVT::i1", "MVT::i32" ]	NyuziISelLowering	getSetCCResultType	Nyuzi	GPU	LLVM	4,294	55	1	[]
[ "<s>", "bool", "SystemZTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "", "Fast", "="...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "SystemZ", "SystemZ" ]	SystemZISelLowering (2)3	allowsMisalignedMemoryAccesses	SystemZ	CPU	LLVM	4,295	35	1	[]
[ "<s>", "Align", "getABIAlignmentForCallingConv", "(", "Type", "*", "ArgTy", ",", "DataLayout", "DL", ")", "const", "override", "{", "const", "Align", "ABIAlign", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "if", "(", "ArgTy", "->", "isVectorTy...	[ "Return", "the", "correct", "alignment", "for", "the", "current", "calling", "convention", "." ]	[ "Mips", "8" ]	MipsISelLowering32	getABIAlignmentForCallingConv	Mips	CPU	LLVM	4,296	49	1	[]
[ "<s>", "static", "machine_mode", "m68k_promote_function_mode", "(", "const_tree", "type", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", "ATTRIBUTE_UNUSED", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "for_return", ")", "{", "if", "(", ...	[ "Implement", "TARGET_PROMOTE_FUNCTION_MODE", "." ]	[ "m68k" ]	m68k	m68k_promote_function_mode	m68k	MPU	GCC	4,297	49	1	[]
[ "<s>", "bool", "M68kAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "Loc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", ...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "M68k", "M68k", "\"invalid instruction\"" ]	M68kAsmParser	MatchAndEmitInstruction	M68k	MPU	LLVM	4,298	105	1	[]
[ "<s>", "static", "rtx", "loongarch_add_offset", "(", "rtx", "temp", ",", "rtx", "reg", ",", "HOST_WIDE_INT", "offset", ")", "{", "if", "(", "!", "IMM12_OPERAND", "(", "offset", ")", ")", "{", "rtx", "high", ";", "high", "=", "gen_int_mode", "(", "CONST_H...	[ "Return", "a", "legitimate", "address", "for", "REG", "+", "OFFSET", ".", "TEMP", "is", "as", "for", "loongarch_force_temporary", ";", "it", "is", "only", "needed", "when", "OFFSET", "is", "not", "a", "IMM12_OPERAND", "." ]	[ "loongarch" ]	loongarch	loongarch_add_offset	loongarch	CPU	GCC	4,299	82	1	[]

[ "<s>", "unsigned", "RISCVMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "RISCV", "RISCV", "\"Unhandled expression!\"", "0" ]

RISCVMCCodeEmitter

getMachineOpValue

RISCV

CPU

LLVM

4,200

83

1

[]

[ "<s>", "static", "sbitmap", "aarch64_components_for_bb", "(", "basic_block", "bb", ")", "{", "bitmap", "in", "=", "DF_LIVE_IN", "(", "bb", ")", ";", "bitmap", "gen", "=", "&", "DF_LIVE_BB_INFO", "(", "bb", ")", "->", "gen", ";", "bitmap", "kill", "=", "&...

[ "Implement", "TARGET_SHRINK_WRAP_COMPONENTS_FOR_BB", "." ]

[ "aarch64", "1", "0" ]

aarch644

aarch64_components_for_bb

aarch64

CPU

GCC

4,201

111

1

[]

[ "<s>", "bool", "RV16KAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "AsmVarian...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "RV16K", "RV16K", "0", "\"There are no defined alternate asm variants\"", "RV16K" ]

RV16KAsmPrinter

PrintAsmOperand

RV16K

Virtual ISA

LLVM

4,202

132

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "X86", "X86", "X86::PUSH64r", "X86::PUSH32r", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1" ]

X86FrameLowering (2)4

spillCalleeSavedRegisters

X86

CPU

LLVM

4,203

300

1

[]

[ "<s>", "static", "bool", "nvptx_cannot_copy_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "switch", "(", "recog_memoized", "(", "insn", ")", ")", "{", "case", "CODE_FOR_nvptx_shufflesi", ":", "case", "CODE_FOR_nvptx_shufflesf", ":", "case", "CODE_FOR_nvptx_barsyn...

[ "Indicate", "that", "INSN", "can", "not", "be", "duplicated", "." ]

[ "nvptx" ]

nvptx

nvptx_cannot_copy_insn_p

nvptx

GPU

GCC

4,204

48

1

[]

[ "<s>", "static", "inline", "tree", "rs6000_builtin_type", "(", "int", "id", ")", "{", "tree", "t", ";", "t", "=", "rs6000_builtin_types", "[", "id", "<", "0", "?", "~", "id", ":", "id", "]", ";", "return", "id", "<", "0", "?", "build_pointer_type", "...

[ "Convert", "a", "type", "stored", "into", "a", "struct", "altivec_builtin_types", "as", "ID", ",", "into", "a", "tree", ".", "The", "types", "are", "in", "rs6000_builtin_types", ":", "negative", "values", "create", "a", "pointer", "type", "for", "the", "type...

[ "rs6000", "0", "0" ]

rs6000-c

rs6000_builtin_type

rs6000

CPU

GCC

4,205

39

1

[]

[ "<s>", "MachineInstr", "*", "ARMBaseInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "*", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx1", ",", "unsigned", "OpIdx2", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", "...

[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]

[ "ARM", "ARM", "ARM::MOVCCr", "ARM::t2MOVCCr", "0", "ARMCC::CondCodes", "ARMCC::AL", "ARM::CPSR", "ARMCC::getOppositeCondition" ]

ARMBaseInstrInfo120

commuteInstructionImpl

ARM

CPU

LLVM

4,206

140

1

[]

[ "<s>", "rtx", "xtensa_function_value", "(", "const_tree", "valtype", ",", "const_tree", "func", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", ")", "{", "return", "gen_rtx_REG", "(", "(", "INTEGRAL_TYPE_P", "(", "valtype", ")", "&&", "TYPE_PRECISION", "(", "valtype"...

[ "Worker", "function", "for", "TARGET_FUNCTION_VALUE", "." ]

[ "xtensa" ]

xtensa

xtensa_function_value

xtensa

MPU

GCC

4,207

46

1

[]

[ "<s>", "void", "BTFDebug", "::", "endFunctionImpl", "(", "const", "MachineFunction", "*", "MF", ")", "{", "SkipInstruction", "=", "false", ";", "LineInfoGenerated", "=", "false", ";", "SecNameOff", "=", "0", ";", "}", "</s>" ]

[ "Gather", "and", "emit", "post-function", "debug", "information", "." ]

[ "BPF", "0" ]

BTFDebug (2)

endFunctionImpl

BPF

Virtual ISA

LLVM

4,208

24

1

[]

[ "<s>", "void", "c6x_set_return_address", "(", "rtx", "source", ",", "rtx", "scratch", ")", "{", "struct", "c6x_frame", "frame", ";", "rtx", "addr", ";", "HOST_WIDE_INT", "offset", ";", "c6x_compute_frame_layout", "(", "&", "frame", ")", ";", "if", "(", "!", ...

[ "Modify", "the", "return", "address", "of", "the", "current", "function", "." ]

[ "c6x" ]

c6x

c6x_set_return_address

c6x

VLIW

GCC

4,209

161

1

[]

[ "<s>", "int", "MBlazeRegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNo", ",", "bool", "isEH", ")", "const", "{", "return", "MBlazeGenRegisterInfo", "::", "getDwarfRegNumFull", "(", "RegNo", ",", "0", ")", ";", "}", "</s>" ]

[ "Map", "a", "target", "register", "to", "an", "equivalent", "dwarf", "register", "number", "." ]

[ "MBlaze", "MBlaze", "MBlaze", "0" ]

MBlazeRegisterInfo5

getDwarfRegNum

MBlaze

MPU

LLVM

4,210

24

1

[]

[ "<s>", "bool", "MipsSEDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "Subtarget", ".", "inMips16Mode", "(", ")", ")", "return", "false", ";", "return", "MipsDAGToDAGISel", "::", "runOnMachineFunction", "(", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips" ]

MipsSEISelDAGToDAG1

runOnMachineFunction

Mips

CPU

LLVM

4,211

30

1

[]

[ "<s>", "void", "arm_emit_call_insn", "(", "rtx", "pat", ",", "rtx", "addr", ",", "bool", "sibcall", ")", "{", "rtx", "insn", ";", "insn", "=", "emit_call_insn", "(", "pat", ")", ";", "if", "(", "TARGET_VXWORKS_RTP", "&&", "flag_pic", "&&", "!", "sibcall"...

[ "Emit", "a", "call", "instruction", "with", "pattern", "PAT", ".", "ADDR", "is", "the", "address", "of", "the", "call", "target", "." ]

[ "arm" ]

arm4

arm_emit_call_insn

arm

CPU

GCC

4,212

113

1

[]

[ "<s>", "bool", "hasDivRemOp", "(", "Type", "*", "DataType", ",", "bool", "IsSigned", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "has", "a", "unified", "operation", "to", "calculate", "division", "and", "remainder", "." ]

[ "MOS" ]

MOSTargetTransformInfo

hasDivRemOp

MOS

MPU

LLVM

4,213

15

1

[]

[ "<s>", "bool", "check_builtin_call", "(", "location_t", "location", ",", "vec", "<", "location_t", ">", ",", "unsigned", "int", "code", ",", "tree", "fndecl", ",", "unsigned", "int", "nargs", ",", "tree", "*", "args", ")", "{", "const", "registered_function"...

[ "Perform", "any", "semantic", "checks", "needed", "for", "a", "call", "to", "the", "SVE", "function", "with", "subcode", "CODE", ",", "such", "as", "testing", "for", "integer", "constant", "expressions", ".", "The", "call", "occurs", "at", "location", "LOCAT...

[ "aarch64" ]

aarch64-sve-builtins

check_builtin_call

aarch64

CPU

GCC

4,214

88

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", "...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine18

addIRPasses

AMDGPU

GPU

LLVM

4,215

220

1

[]

[ "<s>", "bool", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "J2" ]

J2FrameLowering

hasFP

J2

MPU

LLVM

4,216

15

1

[]

[ "<s>", "int", "symbolic_reference_mentioned_p", "(", "rtx", "op", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "op", ")", "==", "LABEL_REF", ")", "return"...

[ "Return", "true", "if", "OP", "contains", "a", "symbol", "reference" ]

[ "i386", "1", "1", "0", "1", "0", "1", "1", "0" ]

i3863

symbolic_reference_mentioned_p

i386

CPU

GCC

4,217

145

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "addPass", "(", "createX86LowerTileCopyPass", "(", ")", ")", ";", "addPass", "(", "createX86FloatingPointStackifierPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "Cod...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine114

addPostRegAlloc

X86

CPU

LLVM

4,218

39

1

[]

[ "<s>", "void", "ARMElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "bool", "isAAPCS_ABI", "=", "TM", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ".", "isAAPCS_ABI", "(",...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "ARM", "ARM", "ARM", "ARM", "\".ARM.attributes\"", "ARM", "0" ]

ARMTargetObjectFile36

Initialize

ARM

CPU

LLVM

4,219

93

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "auto", "PrintImmValue", "=", "[", "&", "]", "(", "const", "MCExpr", "*", "Val", ",", "const", "char", "*", "VName", ")", "{", "if", "(", "Val", "->", "getKind", ...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "X86", "\"Reg:\"", "X86", "\"Imm:\"", "\"Prefix:\"", "\"Memory: ModeSize=\"", "\",Size=\"", "\",BaseReg=\"", "X86", "\",IndexReg=\"", "X86", "\",Scale=\"", "\",Disp=\"", "\",SegReg=\"", "X86" ]

X86Operand11

print

X86

CPU

LLVM

4,220

306

1

[]

[ "<s>", "bool", "XCoreAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "if", "(", "!", "FileDirective", ".", "empty", "(", ")", ")", "{", "emitFile...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "XCore", "XCore", "0", "\"Unexpected linkage\"", "\"Dwarf Writer is not available\"" ]

XCoreAsmPrinter14

doInitialization

XCore

MPU

LLVM

4,221

162

1

[]

[ "<s>", "bool", "SystemZTargetLowering", "::", "isTruncateFree", "(", "EVT", "FromVT", ",", "EVT", "ToVT", ")", "const", "{", "if", "(", "!", "FromVT", ".", "isInteger", "(", ")", "||", "!", "ToVT", ".", "isInteger", "(", ")", ")", "return", "false", ";...

[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]

[ "SystemZ", "SystemZ" ]

SystemZISelLowering (2)1

isTruncateFree

SystemZ

CPU

LLVM

4,222

56

1

[]

[ "<s>", "bool", "ARMFrameLowering", "::", "enableCalleeSaveSkip", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoReturn", ")", "&&", "MF", "."...

[ "Returns", "true", "if", "the", "target", "can", "safely", "skip", "saving", "callee-saved", "registers", "for", "noreturn", "nounwind", "functions", "." ]

[ "ARM", "ARM" ]

ARMFrameLowering100

enableCalleeSaveSkip

ARM

CPU

LLVM

4,223

59

1

[]

[ "<s>", "bool", "pdp11_small_shift", "(", "int", "n", ")", "{", "return", "(", "unsigned", ")", "n", "<", "4", ";", "}", "</s>" ]

[ "Used", "for", "O", "constraint", ",", "matches", "if", "shift", "count", "is", "``", "small", "''", "." ]

[ "pdp11", "4" ]

pdp11

pdp11_small_shift

pdp11

MPU

GCC

4,224

16

1

[]

[ "<s>", "void", "R600SchedStrategy", "::", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Bottom Releasing \"", ";", "SU", "->", "dump", "(", "DAG", ")", ";", ")", ";", "if", "(", "isPhysicalRegCopy", ...

[ "Currently", "only", "scheduling", "top-down", ",", "so", "this", "method", "is", "empty", "." ]

[ "AMDGPU", "R600", "\"Bottom Releasing \"" ]

R600MachineScheduler11

releaseBottomNode

AMDGPU

GPU

LLVM

4,225

85

1

[]

[ "<s>", "const", "char", "*", "m68k_output_branch_float", "(", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "return", "\"fjeq %l3\"", ";", "case", "NE", ":", "return", "\"fjne %l3\"", ";", "case", "GT", ":", "return", ...

[ "Return", "an", "output", "template", "for", "a", "floating", "point", "branch", "instruction", "with", "CODE", "." ]

[ "m68k", "\"fjeq %l3\"", "\"fjne %l3\"", "\"fjgt %l3\"", "\"fjlt %l3\"", "\"fjge %l3\"", "\"fjle %l3\"", "\"fjor %l3\"", "\"fjun %l3\"", "\"fjueq %l3\"", "\"fjuge %l3\"", "\"fjugt %l3\"", "\"fjule %l3\"", "\"fjult %l3\"", "\"fjogl %l3\"" ]

m68k

m68k_output_branch_float

m68k

MPU

GCC

4,226

106

1

[]

[ "<s>", "bool", "s390_hard_regno_rename_ok", "(", "unsigned", "int", "old_reg", ",", "unsigned", "int", "new_reg", ")", "{", "if", "(", "cfun", "->", "machine", "->", "base_reg", ")", "if", "(", "REGNO", "(", "cfun", "->", "machine", "->", "base_reg", ")", ...

[ "Return", "nonzero", "if", "register", "OLD_REG", "can", "be", "renamed", "to", "register", "NEW_REG", "." ]

[ "s390" ]

s3905

s390_hard_regno_rename_ok

s390

MPU

GCC

4,227

74

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "getTargetNode", "(", "BlockAddressSDNode", "*", "N", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flag", ")", "const", "{", "return", "DAG", ".", "getTargetBlockAddress", "(", "N", "->",...

[ "Retrieve", "the", "target", "node", "this", "edge", "connects", "to", "." ]

[ "AArch64", "AArch64", "0" ]

AArch64ISelLowering (2)2

getTargetNode

AArch64

CPU

LLVM

4,228

40

1

[]

[ "<s>", "int", "mve_vector_mem_operand", "(", "machine_mode", "mode", ",", "rtx", "op", ",", "bool", "strict", ")", "{", "enum", "rtx_code", "code", ";", "int", "val", ",", "reg_no", ";", "if", "(", "REG_P", "(", "op", ")", ")", "{", "reg_no", "=", "a...

[ "This", "function", "returns", "TRUE", "on", "matching", "mode", "and", "op.1", ".", "For", "given", "modes", ",", "check", "for", "[", "Rn", "]", ",", "return", "TRUE", "for", "Rn", "<", "=", "LO_REGS.2", ".", "For", "other", "modes", ",", "check", ...

[ "arm", "0", "1", "0", "1", "0", "0", "1", "1", "0", "1", "0", "1", "1", "1", "127", "2", "0", "254", "4", "0", "508" ]

arm1

mve_vector_mem_operand

arm

CPU

GCC

4,229

449

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isVectorClearMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "EVT", "VT", ")", "const", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", ...

[ "Similar", "to", "isShuffleMaskLegal", "." ]

[ "X86", "X86", "2", "4", "128" ]

X86ISelLowering114

isVectorClearMaskLegal

X86

CPU

LLVM

4,230

103

1

[]

[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "*", ",", "uint8_t", ">", "ARMTargetLowering", "::", "findRepresentativeClass", "(", "EVT", "VT", ")", "const", "{", "const", "TargetRegisterClass", "*", "RRC", "=", "0", ";", "uint8_t", "Cost", ...

[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]

[ "ARM", "ARM", "0", "1", "MVT::f32", "MVT::f64", "MVT::v8i8", "MVT::v4i16", "MVT::v2i32", "MVT::v1i64", "MVT::v2f32", "ARM::DPRRegClass", "2", "MVT::v16i8", "MVT::v8i16", "MVT::v4i32", "MVT::v2i64", "MVT::v4f32", "MVT::v2f64", "ARM::DPRRegClass", "2", "MVT::v4i64", "ARM::D...

ARMISelLowering107

findRepresentativeClass

ARM

CPU

LLVM

4,231

199

1

[]

[ "<s>", "void", "MBlazeFrameInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "Ma...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze::ADD", "MBlaze::R1", "MBlaze::R19", "MBlaze::R0", "MBlaze::LWI", "MBlaze::R19", "MBlaze::R1", "MBlaze::LWI", "MBlaze::R15", "MBlaze::R1", "MBlaze::ADDI", "MBlaze::R1", "MBlaze:...

MBlazeFrameInfo

emitEpilogue

MBlaze

MPU

LLVM

4,232

279

1

[]

[ "<s>", "bool", "PPCRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "DBG_VALUE", "||", "(", "isInt", "<", "16", ...

[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]

[ "PowerPC", "PPC", "PPC::DBG_VALUE", "16", "3", "0" ]

PPCRegisterInfo (2)

isFrameOffsetLegal

PowerPC

CPU

LLVM

4,233

54

1

[]

[ "<s>", "unsigned", "PatmosInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "Patmos", "::", "LWC", "||", "MI", ".", "getO...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "Patmos", "Patmos", "Patmos::LWC", "Patmos::LHC", "Patmos::LHUC", "Patmos::LBC", "Patmos::LBUC", "3", "4", "4", "0", "3", "0", "0" ]

PatmosInstrInfo1

isLoadFromStackSlot

Patmos

VLIW

LLVM

4,234

138

1

[]

[ "<s>", "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "0", "Mips::SP", "Mips::MoveR3216", "Mips::S0", "Mips::SP" ]

Mips16FrameLowering31

emitPrologue

Mips

CPU

LLVM

4,235

395

1

[]

[ "<s>", "const", "SparcInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Sparc", "Sparc" ]

SparcSubtarget11

getInstrInfo

Sparc

CPU

LLVM

4,236

13

1

[]

[ "<s>", "int", "double_memory_operand", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "rtx", "addr", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", "||", "!", "memory_operand", "(", "op", ",", "mode", ")", ")", "{", "if", "(", "...

[ "Return", "nonzero", "for", "a", "memory", "address", "that", "can", "be", "used", "to", "load", "or", "store", "a", "doubleword", "." ]

[ "microblaze", "0", "0", "1", "0", "0", "1", "4" ]

microblaze

double_memory_operand

microblaze

MPU

GCC

4,237

135

1

[]

[ "<s>", "static", "void", "c6x_free_sched_context", "(", "void", "*", "_sc", ")", "{", "free", "(", "_sc", ")", ";", "}", "</s>" ]

[ "Free", "_SC", "." ]

[ "c6x" ]

c6x

c6x_free_sched_context

c6x

VLIW

GCC

4,238

15

1

[]

[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "{", "if", ...

[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI" ]

AMDGPUInstructionSelector2

select

AMDGPU

GPU

LLVM

4,239

178

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "M68k" ]

M68kTargetMachine

getObjFileLowering

M68k

MPU

LLVM

4,240

16

1

[]

[ "<s>", "static", "const", "char", "*", "getName", "(", ")", "{", "return", "DEBUG_TYPE", ";", "}", "</s>" ]

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "AArch64" ]

AArch64InstructionSelector (2)

getName

AArch64

CPU

LLVM

4,241

12

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "StoreSDNode", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "SDValue", "Val", "=", "St...

[ "Split", "a", "vector", "store", "into", "2", "stores", "of", "half", "the", "vector", "." ]

[ "AMDGPU", "AMDGPU", "2", "ISD::TokenFactor", "MVT::Other" ]

AMDGPUISelLowering (2)1

SplitVectorStore

AMDGPU

GPU

LLVM

4,242

315

1

[]

[ "<s>", "SDValue", "AArch64SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Align...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "256", "AArch64" ]

AArch64SelectionDAGInfo15

EmitTargetCodeForMemset

AArch64

CPU

LLVM

4,243

299

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Hexagon generate predicate operations\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon generate predicate operations\"" ]

HexagonGenPredicate (2)

getPassName

Hexagon

DSP

LLVM

4,244

13

1

[]

[ "<s>", "static", "rtx_insn", "*", "rs6000_emit_allocate_stack", "(", "HOST_WIDE_INT", "size", ",", "rtx", "copy_reg", ",", "int", "copy_off", ")", "{", "rtx_insn", "*", "insn", ";", "rtx", "stack_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM...

[ "Emit", "the", "correct", "code", "for", "allocating", "stack", "space", ",", "as", "insns", ".", "If", "COPY_R12", ",", "make", "sure", "a", "copy", "of", "the", "old", "frame", "is", "left", "in", "r12", ".", "The", "generated", "code", "may", "use",...

[ "rs6000", "0", "0", "\"stack frame too large\"", "0", "1", "31", "0", "\"stack limit expression is not supported\"", "0", "32767", "0", "0", "0", "1", "1" ]

rs60006

rs6000_emit_allocate_stack

rs6000

CPU

GCC

4,245

446

1

[]

[ "<s>", "void", "NVPTXFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "NVPTX", "NVPTX", "NVPTX::Int64RegsRegClass", "NVPTX::cvta_local_yes_64", "NVPTX::VRFrame", "NVPTX::MOV_DEPOT_ADDR_64", "NVPTX::Int32RegsRegClass", "NVPTX::cvta_local_yes", "NVPTX::VRFrame", "NVPTX::MOV_DEPOT_ADDR" ]

NVPTXFrameLowering

emitPrologue

NVPTX

GPU

LLVM

4,246

251

1

[]

[ "<s>", "void", "GCNHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "!", "CurrCycleInstr", ")", "return", ";", "if", "(", "CurrCycleInstr", "->", "isImplicitDef", "(", ")", ")", "return", ";", "else", "if", "(", "CurrCycleInstr", "->", "i...

[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...

[ "AMDGPU", "1" ]

GCNHazardRecognizer

AdvanceCycle

AMDGPU

GPU

LLVM

4,247

103

1

[]

[ "<s>", "static", "void", "expand_block_set_4", "(", "rtx", "dst", ",", "rtx", "dst_reg", ",", "rtx", "value_rtx", ",", "rtx", "bytes_rtx", ")", "{", "const", "rtx", "sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\"__long_int_memset\"", ")", ";", "unsi...

[ "Generate", "a", "call", "to", "a", "library", "function", "to", "set", "BYTES_RTX", "bytes", "of", "DST", "with", "address", "DST_REG", "to", "VALUE_RTX", "in", "4-byte", "chunks", "." ]

[ "visium", "\"__long_int_memset\"", "4", "1", "3", "2", "0", "1", "0xff", "8", "1", "1", "2", "2", "0", "1" ]

visium2

expand_block_set_4

visium

Virtual ISA

GCC

4,248

256

1

[]

[ "<s>", "static", "bool", "rs6000_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "rs6000_hard_regno_mode_ok_p", "[", "mode", "]", "[", "regno", "]", ";", "}", "</s>" ]

[ "Value", "is", "1", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", "." ]

[ "rs6000" ]

rs6000

rs6000_hard_regno_mode_ok

rs6000

CPU

GCC

4,249

22

1

[]

[ "<s>", "LLVM_DUMP_METHOD", "void", "GCNRegPressure", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "GCNSubtarget", "*", "ST", ")", "const", "{", "OS", "<<", "\"VGPRs: \"", "<<", "Value", "[", "VGPR32", "]", "<<", "' '", ";", "OS", "<<", "\"...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AMDGPU", "\"VGPRs: \"", "\"AGPRs: \"", "\"(O\"", "\", SGPRs: \"", "\"(O\"", "\", LVGPR WT: \"", "\", LSGPR WT: \"", "\" -> Occ: \"" ]

GCNRegPressure

print

AMDGPU

GPU

LLVM

4,250

116

1

[]

[ "<s>", "static", "bool", "spu_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "reg_ok_strict", ")", "{", "int", "aligned", "=", "GET_MODE_SIZE", "(", "mode", ")", ">=", "16", ";", "if", "(", "aligned", "&&", "GET_CODE", "(...

[ "Valid", "address", "are", ":", "-", "symbol_ref", ",", "label_ref", ",", "const", "-", "reg", "-", "reg", "+", "const_int", ",", "where", "const_int", "is", "16", "byte", "aligned", "-", "reg", "+", "reg", ",", "alignment", "does", "n't", "matter", "T...

[ "spu", "16", "1", "1", "16", "0", "0", "0x3ffff", "0", "0", "0", "1", "0", "0", "0x2000", "0x1fff", "15", "0" ]

spu2

spu_legitimate_address_p

spu

MPU

GCC

4,251

344

1

[]

[ "<s>", "bool", "isAliased", "(", "const", "MachineFrameInfo", "*", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Test", "whether", "the", "memory", "pointed", "to", "by", "this", "PseudoSourceValue", "may", "also", "be", "pointed", "to", "by", "an", "LLVM", "IR", "Value", "." ]

[ "AMDGPU" ]

SIMachineFunctionInfo (2)1

isAliased

AMDGPU

GPU

LLVM

4,252

14

1

[]

[ "<s>", "static", "void", "avr_reorg", "(", "void", ")", "{", "rtx_insn", "*", "insn", "=", "get_insns", "(", ")", ";", "for", "(", "insn", "=", "next_real_insn", "(", "insn", ")", ";", "insn", ";", "insn", "=", "next_real_insn", "(", "insn", ")", ")"...

[ "This", "function", "optimizes", "conditional", "jumps", "." ]

[ "avr", "0", "0", "0", "0", "1", "0", "0", "0", "0", "1", "1", "1", "0", "0", "1", "0", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1" ]

avr

avr_reorg

avr

MPU

GCC

4,253

445

1

[]

[ "<s>", "static", "bool", "reg_offset_addressing_ok_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_V16QImode", ":", "case", "E_V8HImode", ":", "case", "E_V4SFmode", ":", "case", "E_V4SImode", ":", "case", "E_V2DFmode", ":...

[ "Subroutines", "of", "rs6000_legitimize_address", "and", "rs6000_legitimate_address_p", "." ]

[ "rs6000" ]

rs60007

reg_offset_addressing_ok_p

rs6000

CPU

GCC

4,254

94

1

[]

[ "<s>", "static", "int", "fp_reg_operand", "(", "rtx", "op", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "reg_renumber", "&&", "FP_REG_P", "(", "op", ")", ";", "}", "</s>" ]

[ "Return", "truth", "value", "of", "whether", "OP", "can", "be", "used", "as", "a", "float", "register", "operand", ".", "Reject", "(", "SUBREG", ":", "SF", "(", "REG", ":", "SI", ")", ")", ")", ")" ]

[ "m68k" ]

m68k

fp_reg_operand

m68k

MPU

GCC

4,255

21

1

[]

[ "<s>", "static", "rtx", "frv_expand_builtin_saveregs", "(", "void", ")", "{", "int", "offset", "=", "UNITS_PER_WORD", "*", "FRV_NUM_ARG_REGS", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "fprintf", "(", "stderr", ",", "\"expand_builtin_saveregs: offset from ap = %d\\n\"", ...

[ "Worker", "function", "for", "TARGET_EXPAND_BUILTIN_SAVEREGS", "." ]

[ "frv", "\"expand_builtin_saveregs: offset from ap = %d\\n\"" ]

frv

frv_expand_builtin_saveregs

frv

VLIW

GCC

4,256

42

1

[]

[ "<s>", "bool", "GBZ80DAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "GBZ80Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "GBZ80", "GB", "GB" ]

GBZ80ISelDAGToDAG

runOnMachineFunction

GBZ80

MPU

LLVM

4,257

31

1

[]

[ "<s>", "bool", "isLegalMaskedStore", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "return", "isLegalMaskedLoadStore", "(", "DataType", ",", "Alignment", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "supports", "masked", "store", "." ]

[ "RISCV" ]

RISCVTargetTransformInfo10

isLegalMaskedStore

RISCV

CPU

LLVM

4,258

20

1

[]

[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeMo...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine30

SparcTargetMachine

Sparc

CPU

LLVM

4,259

107

1

[]

[ "<s>", "void", "ARMInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "ARM", "::", "MOVs", ")", "{"...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "ARM", "ARM", "ARM::MOVs", "0", "1", "2", "3", "ARM_AM::getShiftOpcStr", "ARM_AM::getSORegShOp", "6", "4", "\", \"", "ARM_AM::getSORegShOp", "ARM_AM::rrx", "\", \"", "ARM_AM::getSORegOffset", "0", "\"#\"", "ARM_AM::getSORegOffset", "ARM::STMDB_UPD", "ARM::t2STMDB_UPD", "0",...

ARMInstPrinter16

printInst

ARM

CPU

LLVM

4,260

508

1

[]

[ "<s>", "bool", "rl78_real_insns_ok", "(", "void", ")", "{", "if", "(", "cfun", ")", "return", "cfun", "->", "machine", "->", "real_insns_ok", ";", "return", "false", ";", "}", "</s>" ]

[ "Predicates", "used", "in", "the", "MD", "patterns", ".", "This", "one", "is", "true", "when", "real", "insns", "may", "be", "matched", ",", "which", "typically", "means", "after", "(", "or", "during", ")", "the", "devirt", "pass", "." ]

[ "rl78" ]

rl78

rl78_real_insns_ok

rl78

MPU

GCC

4,261

21

1

[]

[ "<s>", "bool", "P2AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "P2FI", "=", "MF", ".", "getInfo", "<", "P2FunctionInfo", ">", "(", ")", ";", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";", "return",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "P2", "P2", "P2", "P2" ]

P2AsmPrinter

runOnMachineFunction

P2

MPU

LLVM

4,262

32

1

[]

[ "<s>", "void", "loongarch_expand_atomic_qihi", "(", "union", "loongarch_gen_fn_ptrs", "generator", ",", "rtx", "result", ",", "rtx", "mem", ",", "rtx", "oldval", ",", "rtx", "newval", ",", "rtx", "model", ")", "{", "rtx", "orig_addr", ",", "memsi_addr", ",", ...

[ "Expand", "a", "QI", "or", "HI", "mode", "atomic", "memory", "operation", ".", "GENERATOR", "contains", "a", "pointer", "to", "the", "gen_", "*", "function", "that", "generates", "the", "SI", "mode", "underlying", "atomic", "operation", "using", "masks", "th...

[ "loongarch", "0", "4", "3", "3" ]

loongarch

loongarch_expand_atomic_qihi

loongarch

CPU

GCC

4,263

435

1

[]

[ "<s>", "void", "PPCFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRe...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "8", "4", "PPC", "8", "4", "4", "8", "0", "0", "1", "PPC", "PPC::CR2", "PPC::CR3", "PPC::CR4", "4", "4" ]

PPCFrameLowering75

determineCalleeSaves

PowerPC

CPU

LLVM

4,264

369

1

[]

[ "<s>", "bool", "aarch64_sve_ptrue_svpattern_p", "(", "rtx", "x", ",", "struct", "simd_immediate_info", "*", "info", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST", ")", "return", "false", ";", "x", "=", "XEXP", "(", "x", ",", "0", ")", ...

[ "Return", "true", "if", "X", "is", "an", "UNSPEC_PTRUE", "constant", "of", "the", "form", ":", "(", "const", "(", "unspec", "[", "PATTERN", "ZERO", "]", "UNSPEC_PTRUE", ")", ")", "where", "PATTERN", "is", "the", "svpattern", "as", "a", "CONST_INT", "and"...

[ "aarch64", "0", "1", "0", "0", "0", "1" ]

aarch64

aarch64_sve_ptrue_svpattern_p

aarch64

CPU

GCC

4,265

115

1

[]

[ "<s>", "bool", "MipsOs16", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "bool", "usingMask", "=", "Mips32FunctionMask", ".", "length", "(", ")", ">", "0", ";", "bool", "doneUsingMask", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<",...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "Mips", "Mips", "Mips", "0", "\"Run on Module MipsOs16 \\n\"", "Mips", "\"\\n\"", "\"using mask \\n\"", "Mips", "\"\\n\"", "0", "\"Working on \"", "\"\\n\"", "Mips", "0", "Mips", "\"mask forced mips32: \"", "\"\\n\"", "\"nomips16\"", "\"os16 forced mips32: \"", "\"\\n\"", "...

MipsOs161

runOnModule

Mips

CPU

LLVM

4,266

252

1

[]

[ "<s>", "static", "rtx", "function_arg_union_value", "(", "int", "size", ",", "machine_mode", "mode", ",", "int", "slotno", ",", "int", "regno", ")", "{", "int", "nwords", "=", "CEIL_NWORDS", "(", "size", ")", ",", "i", ";", "rtx", "regs", ";", "if", "(...

[ "Used", "by", "function_arg", "and", "sparc_function_value_1", "to", "implement", "the", "conventions", "of", "the", "64-bit", "ABI", "for", "passing", "and", "returning", "unions", ".", "Return", "an", "expression", "valid", "as", "a", "return", "value", "for",...

[ "sparc", "0", "1", "1", "0", "0" ]

sparc5

function_arg_union_value

sparc

CPU

GCC

4,267

118

1

[]

[ "<s>", "unsigned", "AlphaCodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "{", "unsigned", "rv", "=", "0", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "rv", "=...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "Alpha", "Alpha", "0", "Alpha", "\" is a relocated op for \"", "\"\\n\"", "0", "0", "Alpha::BSR", "Alpha::reloc_bsr", "Alpha::LDLr", "Alpha::LDQr", "Alpha::LDBUr", "Alpha::LDWUr", "Alpha::LDSr", "Alpha::LDTr", "Alpha::LDAr", "Alpha::STQr", "Alpha::STLr", "Alpha::STWr", "Alpha...

AlphaCodeEmitter4

getMachineOpValue

Alpha

MPU

LLVM

4,268

449

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "InstrumentSandboxingCFI", ")", "removeCall64m", "(", "MF", ")", ";", "addBoundChecks", "(", "MF", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "0" ]

SandBoxing

runOnMachineFunction

X86

CPU

LLVM

4,269

26

1

[]

[ "<s>", "int", "AArch64TTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "*", "Inst", ")", "...

[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]

[ "AArch64", "AArch64", "0", "0U", "0", "2", "0", "1", "1", "63", "64", "AArch64", "AArch64" ]

AArch64TargetTransformInfo31

getIntImmCostInst

AArch64

CPU

LLVM

4,270

327

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", ",", "unsigned", "TCycles", ",", "unsigned", "TExtra", ",", "MachineBasicBlock", "&", ",", "unsigned", "FCycles", ",", "unsigned", "FExtra", ",", "BranchProbability", "Pro...

[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]

[ "ARM", "ARM", "1024", "1", "10" ]

ARMBaseInstrInfo103

isProfitableToIfCvt

ARM

CPU

LLVM

4,271

111

1

[]

[ "<s>", "static", "bool", "ia64_cannot_force_const_mem", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "mode", "==", "RFmode", ")", "return", "true", ";", "return", "tls_symbolic_operand_type", "(", "x", ")", "!=", "0", ";", "}", "</s>"...

[ "Do", "n't", "allow", "TLS", "addresses", "to", "get", "spilled", "to", "memory", "." ]

[ "ia64", "0" ]

ia64

ia64_cannot_force_const_mem

ia64

CPU

GCC

4,272

29

1

[]

[ "<s>", "RegisterSet", "&", "insert", "(", "const", "RegisterSet", "&", "Rs", ")", "{", "for", "(", "unsigned", "R", "=", "Rs", ".", "find_first", "(", ")", ";", "R", ";", "R", "=", "Rs", ".", "find_next", "(", "R", ")", ")", "insert", "(", "R", ...

[ "insert", "-", "Append", "entry", "to", "the", "vector", "if", "it", "does", "n't", "already", "exist", "." ]

[ "Hexagon" ]

HexagonBitSimplify20

insert

Hexagon

DSP

LLVM

4,273

42

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "Nyuzi" ]

NyuziAsmParser

getStartLoc

Nyuzi

GPU

LLVM

4,274

10

1

[]

[ "<s>", "static", "bool", "expand_vec_perm_broadcast", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "elt", ",", "nelt", "=", "d", "->", "nelt", ";", "if", "(", "!", "d", "->", "one_operand_p", ")", "return", "false", ";", ...

[ "Pattern", "match", "broadcast", "permutations", "." ]

[ "i386", "0", "1" ]

i386-expand

expand_vec_perm_broadcast

i386

CPU

GCC

4,275

74

1

[]

[ "<s>", "static", "int", "ix86_issue_rate", "(", "void", ")", "{", "switch", "(", "ix86_tune", ")", "{", "case", "PROCESSOR_PENTIUM", ":", "case", "PROCESSOR_K6", ":", "return", "2", ";", "case", "PROCESSOR_PENTIUMPRO", ":", "case", "PROCESSOR_PENTIUM4", ":", "...

[ "Return", "the", "maximum", "number", "of", "instructions", "a", "cpu", "can", "issue", "." ]

[ "i386", "2", "3", "1" ]

i3863

ix86_issue_rate

i386

CPU

GCC

4,276

46

1

[]

[ "<s>", "bool", "AMDGPULegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "GISelChangeObserver", "&", "Observer", ")", "const", "{", "switch", "(", "MI", ...

[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "\"expected switch to return\"" ]

AMDGPULegalizerInfo5

legalizeCustom

AMDGPU

GPU

LLVM

4,277

198

1

[]

[ "<s>", "bool", "fr30_frame_pointer_required", "(", "void", ")", "{", "return", "(", "flag_omit_frame_pointer", "==", "0", "||", "crtl", "->", "args", ".", "pretend_args_size", ">", "0", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_FRAME_POINTER_REQUIRED", "." ]

[ "fr30", "0", "0" ]

fr30

fr30_frame_pointer_required

fr30

DSP

GCC

4,278

22

1

[]

[ "<s>", "Align", "getStackAlignment", "(", ")", "const", "{", "return", "StackAlignment", ";", "}", "</s>" ]

[ "Returns", "the", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "for", "this", "subtarget", "." ]

[ "PowerPC" ]

PPCSubtarget12

getStackAlignment

PowerPC

CPU

LLVM

4,279

10

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "RISCVTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "CI", ")", "const", "{", "unsigned", "Size", "=", "CI", "->", "getCompareOperand", "(", ")", "->", "getType", "(", ")",...

[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "RISCV", "RISCV", "8", "16", "RISCVABI::isCheriPureCapABI" ]

RISCVISelLowering42

shouldExpandAtomicCmpXchgInIR

RISCV

CPU

LLVM

4,280

65

1

[]

[ "<s>", "static", "rtx", "s390_find_execute", "(", "struct", "constant_pool", "*", "pool", ",", "rtx", "insn", ")", "{", "struct", "constant", "*", "c", ";", "rtx", "offset", ";", "for", "(", "c", "=", "pool", "->", "execute", ";", "c", "!=", "NULL", ...

[ "Find", "execute", "target", "for", "INSN", "in", "the", "constant", "pool", "POOL", ".", "Return", "an", "RTX", "describing", "the", "distance", "from", "the", "start", "of", "the", "pool", "to", "the", "location", "of", "the", "execute", "target", "." ]

[ "s390" ]

s3903

s390_find_execute

s390

MPU

GCC

4,281

98

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "X86InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "Mach...

[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]

[ "X86", "X86", "X86::JMP_1", "X86::CALL64pcrel32" ]

X86InstrInfo113

insertOutlinedCall

X86

CPU

LLVM

4,282

127

1

[]

[ "<s>", "void", "AVRInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*"...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AVR", "AVR", "0", "MVT::i8", "AVR::STDPtrQRr", "MVT::i16", "AVR::STDWPtrQRr", "\"Cannot store this register into a stack slot!\"", "0" ]

AVRInstrInfo1

storeRegToStackSlot

AVR

MPU

LLVM

4,283

208

1

[]

[ "<s>", "bool", "SystemZXPLINKFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFra...

[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "1", "SystemZ::GR64BitRegClass", "8", "0", "\"backchain\"" ]

SystemZFrameLowering10

assignCalleeSavedSpillSlots

SystemZ

CPU

LLVM

4,284

428

1

[]

[ "<s>", "static", "const", "MachineOperand", "&", "getLdStBaseOp", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Idx", "=", "isPairedLdSt", "(", "MI", ")", "?", "2", ":", "1", ";", "return", "MI", ".", "getOperand", "(", "Idx", ")", ";...

[ "Returns", "the", "base", "register", "operator", "of", "a", "load/store", "." ]

[ "AArch64", "2", "1" ]

AArch64LoadStoreOptimizer

getLdStBaseOp

AArch64

CPU

LLVM

4,285

33

1

[]

[ "<s>", "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "0", "Mips::SP", "Mips::S1", "8", "Mips::S0", "12", "Mips::RA", "4", "Mips::MoveR3216", "Mips::S0", "Mips::SP" ]

Mips16FrameLowering37

emitPrologue

Mips

CPU

LLVM

4,286

375

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAMDGPUCodeGenPreparePass", "(", "&", "getGCNTargetMachine", "(", ")", ")", ")", ";", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine103

addIRPasses

AMDGPU

GPU

LLVM

4,287

25

1

[]

[ "<s>", "rtx", "*", "neon_vcmla_lane_prepare_operands", "(", "rtx", "*", "operands", ")", "{", "int", "lane", "=", "INTVAL", "(", "operands", "[", "4", "]", ")", ";", "machine_mode", "constmode", "=", "SImode", ";", "machine_mode", "mode", "=", "GET_MODE", ...

[ "Prepares", "the", "operands", "for", "the", "VCMLA", "by", "lane", "instruction", "such", "that", "the", "right", "register", "number", "is", "selected", ".", "This", "instruction", "is", "special", "in", "that", "it", "always", "requires", "a", "D", "regis...

[ "arm", "4", "3", "3", "1", "0", "4", "3", "1", "4", "4", "3", "4" ]

arm

neon_vcmla_lane_prepare_operands

arm

CPU

GCC

4,288

140

1

[]

[ "<s>", "bool", "ARMDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "assert", "(", "ConstraintCode", "==", "'m'", ...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "ARM", "ARM", "\"unexpected asm memory constraint\"" ]

ARMISelDAGToDAG21

SelectInlineAsmMemoryOperand

ARM

CPU

LLVM

4,289

83

1

[]

[ "<s>", "unsigned", "AArch64RegisterBankInfo", "::", "copyCost", "(", "const", "RegisterBank", "&", "A", ",", "const", "RegisterBank", "&", "B", ",", "unsigned", "Size", ")", "const", "{", "return", "RegisterBankInfo", "::", "copyCost", "(", "A", ",", "B", ",...

[ "Get", "the", "cost", "of", "a", "copy", "from", "B", "to", "A", ",", "or", "put", "differently", ",", "get", "the", "cost", "of", "A", "=", "COPY", "B", "." ]

[ "AArch64", "AArch64" ]

AArch64RegisterBankInfo3

copyCost

AArch64

CPU

LLVM

4,290

33

1

[]

[ "<s>", "bool", "Emitter", "<", "CodeEmitter", ">", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "||", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "\"JIT relocation model must be set to static or default!\"", "ARM", "ARM", "ARM", "ARM", "\"JITTing function '\"", "\"'\\n\"" ]

ARMCodeEmitter11

runOnMachineFunction

ARM

CPU

LLVM

4,291

277

1

[]

[ "<s>", "unsigned", "HexagonInstrInfo", "::", "getInstrLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "&", "MI", ",", "unsigned", "*", "PredCost", ")", "const", "{", "return", "getInstrTimingClassLatency", "(", "ItinData"...

[ "Compute", "the", "instruction", "latency", "of", "a", "given", "instruction", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstrInfo (2)2

getInstrLatency

Hexagon

DSP

LLVM

4,292

30

1

[]

[ "<s>", "bool", "ix86_expand_fp_movcc", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";",...

[ "Expand", "a", "floating-point", "conditional", "move", ".", "Return", "true", "if", "successful", "." ]

[ "i386", "0", "1", "1", "0", "1", "1", "1", "0", "0", "2", "3", "0", "2", "3", "0", "2", "3", "0", "2", "3" ]

i386-expand1

ix86_expand_fp_movcc

i386

CPU

GCC

4,293

340

1

[]

[ "<s>", "EVT", "NyuziTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "return", "EVT", "::", "getVe...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "Nyuzi", "Nyuzi", "MVT::i1", "MVT::i32" ]

NyuziISelLowering

getSetCCResultType

Nyuzi

GPU

LLVM

4,294

55

1

[]

[ "<s>", "bool", "SystemZTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "*", "Fast", "="...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "SystemZ", "SystemZ" ]

SystemZISelLowering (2)3

allowsMisalignedMemoryAccesses

SystemZ

CPU

LLVM

4,295

35

1

[]

[ "<s>", "Align", "getABIAlignmentForCallingConv", "(", "Type", "*", "ArgTy", ",", "DataLayout", "DL", ")", "const", "override", "{", "const", "Align", "ABIAlign", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "if", "(", "ArgTy", "->", "isVectorTy...

[ "Return", "the", "correct", "alignment", "for", "the", "current", "calling", "convention", "." ]

[ "Mips", "8" ]

MipsISelLowering32

getABIAlignmentForCallingConv

Mips

CPU

LLVM

4,296

49

1

[]

[ "<s>", "static", "machine_mode", "m68k_promote_function_mode", "(", "const_tree", "type", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", "ATTRIBUTE_UNUSED", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "for_return", ")", "{", "if", "(", ...

[ "Implement", "TARGET_PROMOTE_FUNCTION_MODE", "." ]

[ "m68k" ]

m68k

m68k_promote_function_mode

m68k

MPU

GCC

4,297

49

1

[]

[ "<s>", "bool", "M68kAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "Loc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", ...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "M68k", "M68k", "\"invalid instruction\"" ]

M68kAsmParser

MatchAndEmitInstruction

M68k

MPU

LLVM

4,298

105

1

[]

[ "<s>", "static", "rtx", "loongarch_add_offset", "(", "rtx", "temp", ",", "rtx", "reg", ",", "HOST_WIDE_INT", "offset", ")", "{", "if", "(", "!", "IMM12_OPERAND", "(", "offset", ")", ")", "{", "rtx", "high", ";", "high", "=", "gen_int_mode", "(", "CONST_H...

[ "Return", "a", "legitimate", "address", "for", "REG", "+", "OFFSET", ".", "TEMP", "is", "as", "for", "loongarch_force_temporary", ";", "it", "is", "only", "needed", "when", "OFFSET", "is", "not", "a", "IMM12_OPERAND", "." ]

[ "loongarch" ]

loongarch

loongarch_add_offset

loongarch

CPU

GCC

4,299

82

1

[]