docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "SDValue", "NVPTXTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "CodeGenOpt", "::", "Level", "OptLevel", "=", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", ";", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "NVPTX", "NVPTX", "ISD::ADD", "ISD::FADD", "ISD::MUL", "ISD::SHL", "ISD::AND", "ISD::UREM", "ISD::SREM", "ISD::SETCC" ]	NVPTXISelLowering (2)1	PerformDAGCombine	NVPTX	GPU	LLVM	1,800	146	1	[]
[ "<s>", "static", "void", "get_scratch_register_on_entry", "(", "struct", "scratch_reg", "*", "sr", ")", "{", "int", "regno", ";", "sr", "->", "saved", "=", "false", ";", "if", "(", "TARGET_64BIT", ")", "{", "regno", "=", "R11_REG", ";", "}", "else", "{",...	[ "Return", "a", "short-lived", "scratch", "register", "for", "use", "on", "function", "entry", ".", "In", "32-bit", "mode", ",", "it", "is", "valid", "only", "after", "the", "registers", "are", "saved", "in", "the", "prologue", ".", "This", "register", "mus...	[ "i386", "\"fastcall\"", "\"thiscall\"", "1", "2", "3", "3", "1" ]	i3864	get_scratch_register_on_entry	i386	CPU	GCC	1,801	301	1	[]
[ "<s>", "void", "rs6000_aix_emit_builtin_unwind_init", "(", ")", "{", "rtx", "mem", ";", "rtx", "stack_top", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "opcode_addr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "insn_after_throw", "=", "gen_reg_rtx", "(...	[ "If", "_Unwind_", "*", "has", "been", "called", "from", "within", "the", "same", "module", ",", "toc", "register", "is", "not", "guaranteed", "to", "be", "saved", "to", "40", "(", "1", ")", "on", "function", "entry", ".", "Save", "it", "there", "in", ...	[ "rs6000", "2" ]	rs60002	rs6000_aix_emit_builtin_unwind_init	rs6000	CPU	GCC	1,802	91	1	[]
[ "<s>", "const", "OR1KRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "OR1K", "OR1K" ]	OR1KInstrInfo1	getRegisterInfo	OR1K	CPU	LLVM	1,803	12	1	[]
[ "<s>", "MCDisassembler", "::", "DecodeStatus", "X86GenericDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "size", ",", "const", "MemoryObject", "&", "region", ",", "uint64_t", "address", ",", "raw_ostream", "&", "vStream",...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "X86", "X86", "0" ]	X86Disassembler37	getInstruction	X86	CPU	LLVM	1,804	128	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "SHUXI" ]	SHUXIAsmBackend	mayNeedRelaxation	SHUXI	CPU	LLVM	1,805	15	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", ",", "const", "MCSubtargetInfo", "&", ",", "MCInst", "&", ")", "const", "override", "{", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "Lanai" ]	LanaiAsmBackend	relaxInstruction	Lanai	CPU	LLVM	1,806	18	1	[]
[ "<s>", "bool", "TPCInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Alias", ",", "unsigned", "OpNo0", ",", "unsigned", "OpNo1", ")", "{", "OS", "<<", "\"\\t\"", "<<", "Alias", "<<", "\"...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "TPC", "TPC", "\"\\t\"", "\" \"", "\", \"" ]	TPCInstPrinter	printInst	TPC	Virtual ISA	LLVM	1,807	58	1	[]
[ "<s>", "bool", "isLegalMaskedScatter", "(", "Type", "*", "Ty", ",", "MaybeAlign", "Alignment", ")", "{", "return", "isLegalMaskedGather", "(", "Ty", ",", "Alignment", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "supports", "masked", "scatter", "." ]	[ "ARM" ]	ARMTargetTransformInfo1	isLegalMaskedScatter	ARM	CPU	LLVM	1,808	20	1	[]
[ "<s>", "static", "void", "frv_finish_packet", "(", "void", "(", "*", "handle_packet", ")", "(", "void", ")", ")", "{", "if", "(", "frv_packet", ".", "num_insns", ">", "0", ")", "{", "handle_packet", "(", ")", ";", "state_transition", "(", "frv_packet", "...	[ "Finish", "the", "current", "packet", ",", "if", "any", ",", "and", "start", "a", "new", "one", ".", "Call", "HANDLE_PACKET", "with", "FRV_PACKET", "describing", "the", "completed", "packet", "." ]	[ "frv", "0", "0" ]	frv	frv_finish_packet	frv	VLIW	GCC	1,809	42	1	[]
[ "<s>", "bool", "sparc_expand_conditional_move", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "enum", "rtx_code", "rc", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "machine_mode", "cmp_mode", ";", "rtx", "cc_reg", ",", ...	[ "Emit", "code", "to", "conditionally", "move", "either", "OPERANDS", "[", "2", "]", "or", "OPERANDS", "[", "3", "]", "into", "OPERANDS", "[", "0", "]", "in", "MODE", ".", "OPERANDS", "[", "1", "]", "is", "the", "operator", "of", "the", "condition", "...	[ "sparc", "1", "1", "0", "0", "0", "1", "0", "0", "2", "3", "3", "2", "2", "3", "1", "0", "0", "0", "1", "2", "0", "0" ]	sparc	sparc_expand_conditional_move	sparc	CPU	GCC	1,810	346	1	[]
[ "<s>", "static", "void", "aarch64_emit_bic", "(", "machine_mode", "mode", ",", "rtx", "dst", ",", "rtx", "s1", ",", "rtx", "s2", ",", "int", "shift", ")", "{", "rtx", "shift_rtx", "=", "GEN_INT", "(", "shift", ")", ";", "rtx", "(", "*", "gen", ")", ...	[ "Emit", "a", "BIC", "instruction", "." ]	[ "aarch64" ]	aarch645	aarch64_emit_bic	aarch64	CPU	GCC	1,811	88	1	[]
[ "<s>", "enum", "aarch_parse_opt_result", "aarch_parse_branch_protection", "(", "const", "char", "", "const_str", ",", "char", "", "", "last_str", ")", "{", "char", "", "str_root", "=", "xstrdup", "(", "const_str", ")", ";", "char", "*", "token_save", "=", ...	[ "Parses", "CONST_STR", "for", "branch", "protection", "features", "specified", "in", "aarch64_branch_protect_types", ",", "and", "set", "any", "global", "variables", "required", ".", "Returns", "the", "parsing", "result", "and", "assigns", "LAST_STR", "to", "the", ...	[ "arm", "\"+\"", "\"+\"", "0", "\"+\"", "0", "\"+\"", "1", "1" ]	aarch-common1	aarch_parse_branch_protection	arm	CPU	GCC	1,812	357	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "unsigned", "StackAlignOverride", ",", "bool", "is64Bit", "...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "4", "128", "\"generic\"", "\"+64bit,+sse2,\"", "\"+64bit,+sse2\"", "\"generic\"", "X86", "X86::Feature64Bit", "X86::FeatureCMOV", "X86", "X86", "X86::FeatureSSE1", "X86::FeatureSSE2", "X86", "X86::Mode64Bit", "\"S...	X86Subtarget110	X86Subtarget	X86	CPU	LLVM	1,813	475	1	[]
[ "<s>", "static", "struct", "constant_pool", "", "s390_alloc_pool", "(", "void", ")", "{", "struct", "constant_pool", "", "pool", ";", "size_t", "i", ";", "pool", "=", "(", "struct", "constant_pool", "", ")", "xmalloc", "(", "sizeof", "", "pool", ")", ...	[ "Allocate", "new", "constant_pool", "structure", "." ]	[ "s390", "0", "0" ]	s390	s390_alloc_pool	s390	MPU	GCC	1,814	110	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "const", "R600Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "R600Subtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "R600", "R600", "R600::CF_ALU" ]	R600EmitClauseMarkers (2)1	runOnMachineFunction	AMDGPU	GPU	LLVM	1,815	160	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "empty", "(", ")", "\|\|", "isEndLoopN", "(", "Cond", "[", "0", ...	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "Hexagon", "Hexagon", "0", "\"\\nCannot predicate:\"", "\"Expected predicable instruction\"", "0", "1", "0" ]	HexagonInstrInfo	PredicateInstruction	Hexagon	DSP	LLVM	1,816	362	1	[]
[ "<s>", "bool", "AMDGPUPeepholeOpt", "::", "runOnFunction", "(", "Function", "&", "MF", ")", "{", "mChanged", "=", "false", ";", "mF", "=", "&", "MF", ";", "mSTM", "=", "&", "TM", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "R600" ]	AMDILPeepholeOptimizer	runOnFunction	R600	GPU	LLVM	1,817	127	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "createSIWholeQuadModePass", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "AMDGPU", "SI", "SI" ]	AMDGPUTargetMachine113	addPreRegAlloc	AMDGPU	GPU	LLVM	1,818	22	1	[]
[ "<s>", "const", "char", "*", "mcore_output_movedouble", "(", "rtx", "operands", "[", "]", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "...	[ "Return", "a", "sequence", "of", "instructions", "to", "perform", "DI", "or", "DF", "move", ".", "Since", "the", "MCORE", "can", "not", "move", "a", "DI", "or", "DF", "in", "one", "instruction", ",", "we", "have", "to", "take", "care", "when", "we", ...	[ "mcore", "0", "1", "1", "\"mov\t%R0,%R1\\n\\tmov\t%0,%1\"", "\"mov\t%0,%1\\n\\tmov\t%R0,%R1\"", "0", "1", "\"lrw\\t%0,[%1]\\n\\tlrw\\t%R0,[%R1]\"", "0", "0", "1", "1", "\"ldw\\t%R0,%R1\\n\\tldw\\t%0,%1\"", "\"ldw\\t%0,%1\\n\\tldw\\t%R0,%R1\"", "\"movi\t%0,%1\"", "\"bgeni\t%0,%P1\"", ...	mcore	mcore_output_movedouble	mcore	MPU	GCC	1,819	439	1	[]
[ "<s>", "static", "void", "ix86_test_loading_call_insn", "(", ")", "{", "if", "(", "!", "TARGET_SSE", ")", "return", ";", "rtl_dump_test", "t", "(", "SELFTEST_LOCATION", ",", "locate_file", "(", "\"x86_64/call-insn.rtl\"", ")", ")", ";", "rtx_insn", "*", "insn", ...	[ "Verify", "that", "the", "RTL", "loader", "copes", "with", "a", "call_insn", "dump", ".", "This", "test", "is", "target-specific", "since", "the", "dump", "contains", "a", "target-specific", "hard", "reg", "name", "." ]	[ "i386", "\"x86_64/call-insn.rtl\"" ]	i386	ix86_test_loading_call_insn	i386	CPU	GCC	1,820	209	1	[]
[ "<s>", "bool", "AArch64PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createAArch64ISelDAG", "(", "getAArch64TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "getAArch64Subtarget", "(", ")", ".", "isTarge...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine26	addInstSelector	AArch64	CPU	LLVM	1,821	50	1	[]
[ "<s>", "RegisterAggr", "&", "RegisterAggr", "::", "insert", "(", "const", "RegisterAggr", "&", "RG", ")", "{", "Units", "\|=", "RG", ".", "Units", ";", "return", "*", "this", ";", "}", "</s>" ]	[ "insert", "-", "Append", "entry", "to", "the", "vector", "if", "it", "does", "n't", "already", "exist", "." ]	[ "Hexagon" ]	RDFRegisters	insert	Hexagon	DSP	LLVM	1,822	23	1	[]
[ "<s>", "AVR", "::", "Fixups", "AVRMCExpr", "::", "getFixupKind", "(", ")", "const", "{", "AVR", "::", "Fixups", "Kind", "=", "AVR", "::", "Fixups", "::", "LastTargetFixupKind", ";", "switch", "(", "getKind", "(", ")", ")", "{", "case", "VK_AVR_LO8", ":",...	[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]	[ "AVR", "AVR::Fixups", "AVR", "AVR::Fixups", "AVR::Fixups", "AVR", "AVR::fixup_lo8_ldi_neg", "AVR::fixup_lo8_ldi", "AVR", "AVR::fixup_hi8_ldi_neg", "AVR::fixup_hi8_ldi", "AVR", "AVR::fixup_hh8_ldi_neg", "AVR::fixup_hh8_ldi", "AVR", "AVR::fixup_ms8_ldi_neg", "AVR::fixup_ms8_ldi", "AV...	AVRMCExpr	getFixupKind	AVR	MPU	LLVM	1,823	174	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "legalizeOpWithMove", "(", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "...	[ "Legalize", "the", "OpIndex", "operand", "of", "this", "instruction", "by", "inserting", "a", "MOV", "." ]	[ "AMDGPU", "SI", "SI", "SI", "64", "AMDGPU::V_MOV_B64_PSEUDO", "AMDGPU::V_MOV_B32_e32", "AMDGPU::COPY", "64", "AMDGPU::S_MOV_B64", "AMDGPU::S_MOV_B32", "AMDGPU::VReg_64RegClass", "AMDGPU::VReg_64RegClass", "AMDGPU::VGPR_32RegClass" ]	SIInstrInfo118	legalizeOpWithMove	AMDGPU	GPU	LLVM	1,824	271	1	[]
[ "<s>", "void", "FISCAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "isPCRel", ")", "const", "{", "unsigned", "NumBytes", "=", "4", ";", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "FISC", "FISC", "4", "\"Invalid fixup offset!\"", "0", "1", "8", "0xff" ]	FISCAsmBackend	applyFixup	FISC	CPU	LLVM	1,825	109	1	[]
[ "<s>", "static", "rtx", "cr16_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "cr16_ret_register", "(", ")", ")", ";", "}", "</s>" ]	[ "Implements", "hook", "TARGET_STRUCT_VALUE_RTX", "." ]	[ "cr16" ]	cr16	cr16_struct_value_rtx	cr16	MPU	GCC	1,826	24	1	[]
[ "<s>", "bool", "R600ClauseMergePass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "R600", "R600", "8", "\"CF ALU instruction disabled\"" ]	R600ClauseMergePass15	runOnMachineFunction	AMDGPU	GPU	LLVM	1,827	204	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Lower control flow instructions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"SI Lower control flow instructions\"" ]	SILowerControlFlow2	getPassName	R600	GPU	LLVM	1,828	13	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "P2" ]	P2AsmParser	getEndLoc	P2	MPU	LLVM	1,829	11	1	[]
[ "<s>", "int", "tilegx_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "int", "total_size", "=", "compute_total_frame_size", "(", ")", ";", "if", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")"...	[ "Implement", "INITIAL_ELIMINATION_OFFSET", "." ]	[ "tilegx" ]	tilegx	tilegx_initial_elimination_offset	tilegx	VLIW	GCC	1,830	111	1	[]
[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "shouldSimplifyDemandedVectorElts", "(", "SDValue", "Op", ",", "const", "TargetLoweringOpt", "&", "TLO", ")", "const", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BUILD_VECTOR", "&&", ...	[ "Return", "true", "if", "the", "target", "supports", "simplifying", "demanded", "vector", "elements", "by", "converting", "them", "to", "undefs", "." ]	[ "WebAssembly", "WebAssembly", "ISD::BUILD_VECTOR" ]	WebAssemblyISelLowering27	shouldSimplifyDemandedVectorElts	WebAssembly	Virtual ISA	LLVM	1,831	42	1	[]
[ "<s>", "void", "UPTAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "", "OutStreamer", ",", "TmpIns...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "UPT", "UPT" ]	UPTAsmPrinter	EmitInstruction	UPT	CPU	LLVM	1,832	32	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BR_JT", ":", "return", "lowerBR_JT", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Mips", "Mips", "ISD::BR_JT", "ISD::BRCOND", "ISD::ConstantPool", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::SELECT", "ISD::SELECT_CC", "ISD::SETCC", "ISD::VASTART", "ISD::FCOPYSIGN", "ISD::FRAMEADDR", "ISD::RETURNADDR", "ISD::EH_RETUR...	MipsISelLowering (2)1	LowerOperation	Mips	CPU	LLVM	1,833	333	1	[]
[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...	[ "Create", "an", "AArch64", "architecture", "model", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine22	AArch64TargetMachine	AArch64	CPU	LLVM	1,834	115	1	[]
[ "<s>", "rtx", "mmix_dynamic_chain_address", "(", "rtx", "frame", ")", "{", "return", "plus_constant", "(", "frame", ",", "-", "8", ")", ";", "}", "</s>" ]	[ "DYNAMIC_CHAIN_ADDRESS", "." ]	[ "mmix", "8" ]	mmix3	mmix_dynamic_chain_address	mmix	CPU	GCC	1,835	17	1	[]
[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel"...	[ "Create", "an", "X86", "target", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine1	X86TargetMachine	X86	CPU	LLVM	1,836	248	1	[]
[ "<s>", "static", "void", "rs6000_set_handled_components", "(", "sbitmap", "components", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "for", "(", "int", "i", "=", "info", "->", "first_gp_reg_save", ";", "i", "<", "32", ";"...	[ "Implement", "TARGET_SHRINK_WRAP_SET_HANDLED_COMPONENTS", "." ]	[ "rs6000", "32", "0" ]	rs60006	rs6000_set_handled_components	rs6000	CPU	GCC	1,837	70	1	[]
[ "<s>", "static", "void", "arm_option_override_internal", "(", "struct", "gcc_options", "", "opts", ",", "struct", "gcc_options", "", "opts_set", ")", "{", "arm_override_options_after_change_1", "(", "opts", ")", ";", "if", "(", "TARGET_INTERWORK", "&&", "!", "bi...	[ "Reset", "options", "between", "modes", "that", "the", "user", "has", "specified", "." ]	[ "arm", "0", "\"target CPU does not support THUMB instructions\"", "0", "1", "0", "\"target CPU does not support unaligned accesses\"", "0", "0", "0" ]	arm6	arm_option_override_internal	arm	CPU	GCC	1,838	312	1	[]
[ "<s>", "static", "void", "ft32_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "...	[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "ft32", "24", "24", "0" ]	ft324	ft32_setup_incoming_varargs	ft32	MPU	GCC	1,839	72	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isLegalStoreImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "isInt", "<", "32", ">", "(", "Imm", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "for", "the", "value", "input", "of", "a", "store", "instruction", "." ]	[ "X86", "X86", "32" ]	X86ISelLowering (2)5	isLegalStoreImmediate	X86	CPU	LLVM	1,840	20	1	[]
[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraC...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "X86", "X86", "0", "1", "0", "0", "\"H\"", "\"no-rip\"" ]	X86AsmPrinter107	PrintAsmMemoryOperand	X86	CPU	LLVM	1,841	127	1	[]
[ "<s>", "bool", "AMDGPUCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUCodeGenPrepare27	runOnFunction	AMDGPU	GPU	LLVM	1,842	292	1	[]
[ "<s>", "bool", "rs6000_is_valid_and_mask", "(", "rtx", "mask", ",", "machine_mode", "mode", ")", "{", "int", "nb", ",", "ne", ";", "if", "(", "!", "rs6000_is_valid_mask", "(", "mask", ",", "&", "nb", ",", "&", "ne", ",", "mode", ")", ")", "return", "...	[ "Return", "whether", "MASK", "(", "a", "CONST_INT", ")", "is", "a", "valid", "mask", "for", "any", "rlwinm", ",", "rldicl", ",", "or", "rldicr", "instruction", ",", "to", "implement", "an", "AND", "with", "it", "in", "mode", "MODE", "." ]	[ "rs6000", "0", "63", "32", "32", "32" ]	rs6000	rs6000_is_valid_and_mask	rs6000	CPU	GCC	1,843	82	1	[]
[ "<s>", "char", "*", "aarch64_output_ptrue", "(", "machine_mode", "mode", ",", "char", "suffix", ")", "{", "unsigned", "int", "nunits", ";", "static", "char", "buf", "[", "sizeof", "(", "\"ptrue\\t%0.N, vlNNNNN\"", ")", "]", ";", "if", "(", "GET_MODE_NUNITS", ...	[ "Return", "the", "asm", "format", "for", "a", "PTRUE", "instruction", "whose", "destination", "has", "mode", "MODE", ".", "SUFFIX", "is", "the", "element", "size", "suffix", "." ]	[ "aarch64", "\"ptrue\\t%0.N, vlNNNNN\"", "\"ptrue\\t%%0.%c, vl%d\"", "\"ptrue\\t%%0.%c, all\"" ]	aarch645	aarch64_output_ptrue	aarch64	CPU	GCC	1,844	73	1	[]
[ "<s>", "bool", "PatmosSPClone", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "SPRoots", ".", "empty", "(", ")", ")", "{", "errs", "(", ")", "<<", "\"Following single-path roots were not found:\\n\"", ";", "for", "(", "std", ":...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "Patmos", "Patmos", "\"Following single-path roots were not found:\\n\"", "\"'\"", "\"' \"", "\"Single-path code generation failed due to \"", "\"missing single-path entry functions!\"" ]	PatmosSPClone	doFinalization	Patmos	VLIW	LLVM	1,845	93	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "WebAssembly" ]	WebAssemblyAsmBackend	mayNeedRelaxation	WebAssembly	Virtual ISA	LLVM	1,846	20	1	[]
[ "<s>", "const", "ARMGOT", "&", "ARMGNULDBackend", "::", "getGOT", "(", ")", "const", "{", "assert", "(", "m_pGOT", "!=", "NULL", "&&", "\"GOT section not exist\"", ")", ";", "return", "*", "m_pGOT", ";", "}", "</s>" ]	[ "Return", "a", "pseudo", "source", "value", "referencing", "the", "global", "offset", "table", "(", "or", "something", "the", "like", ")", "." ]	[ "ARM", "ARM", "ARM", "\"GOT section not exist\"" ]	ARMLDBackend	getGOT	ARM	CPU	LLVM	1,847	24	1	[]
[ "<s>", "SIScheduleBlocks", "SIScheduleBlockCreator", "::", "getBlocks", "(", "SISchedulerBlockCreatorVariant", "BlockVariant", ")", "{", "std", "::", "map", "<", "SISchedulerBlockCreatorVariant", ",", "SIScheduleBlocks", ">", "::", "iterator", "B", "=", "Blocks", ".", ...	[ "Get", "a", "list", "of", "the", "basic", "blocks", "which", "make", "up", "this", "loop", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI" ]	SIMachineScheduler (2)	getBlocks	AMDGPU	GPU	LLVM	1,848	97	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "lowerInterleavedLoad", "(", "LoadInst", "", "LI", ",", "ArrayRef", "<", "ShuffleVectorInst", "", ">", "Shuffles", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Factor", ")", "const", "{", "...	[ "Lower", "interleaved", "load", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]	[ "AArch64", "AArch64", "2", "\"Invalid interleave factor\"", "\"Empty shufflevector input\"", "\"Unmatched number of shufflevectors and indices\"", "0", "64", "128", "2", "Intrinsic::ID", "3", "Intrinsic::aarch64_neon_ld2", "Intrinsic::aarch64_neon_ld3", "Intrinsic::aarch64_neon_ld4", "...	AArch64ISelLowering118	lowerInterleavedLoad	AArch64	CPU	LLVM	1,849	360	1	[]
[ "<s>", "CCAssignFn", "*", "AMDGPUCallLowering", "::", "CCAssignFnForReturn", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "AMDGPU_KERNEL", ":", "case", "CallingConv", "::",...	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "\"kernels should not be handled here\"", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "SI", "AMDGPU", "\"Unsupported calling convention.\"" ]	AMDGPUISelLowering (2)2	CCAssignFnForReturn	AMDGPU	GPU	LLVM	1,850	100	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM" ]	ARMISelDAGToDAG57	runOnMachineFunction	ARM	CPU	LLVM	1,851	32	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU Pre-RA optimizations\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"AMDGPU Pre-RA optimizations\"" ]	GCNPreRAOptimizations	getPassName	AMDGPU	GPU	LLVM	1,852	11	1	[]
[ "<s>", "bool", "PatmosSinglePathInfo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "Root", ")", "{", "delete", "Root", ";", "Root", "=", "NULL", ";", "}", "auto", "curfunc", "=", "MF", ".", "getFunction", "(", ")...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Patmos", "Patmos", "\"[Single-Path] Analyze '\"", "\"'\\n\"" ]	PatmosSinglePathInfo1	runOnMachineFunction	Patmos	VLIW	LLVM	1,853	67	1	[]
[ "<s>", "bool", "can_be_rotated_to_lowbits", "(", "unsigned", "HOST_WIDE_INT", "c", ",", "int", "lowbits", ",", "int", "*", "rot", ")", "{", "int", "clz", "=", "HOST_BITS_PER_WIDE_INT", "-", "lowbits", ";", "int", "lz", "=", "clz_hwi", "(", "c", ")", ";", ...	[ "Check", "if", "C", "(", "as", "64bit", "integer", ")", "can", "be", "rotated", "to", "a", "constant", "which", "constains", "nonzero", "bits", "at", "the", "LOWBITS", "low", "bits", "only", ".", "Return", "true", "if", "C", "can", "be", "rotated", "to...	[ "rs6000", "0", "1", "1" ]	rs60001	can_be_rotated_to_lowbits	rs6000	CPU	GCC	1,854	140	1	[]
[ "<s>", "void", "ARMPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableARMLoadStoreOpt", ")", "addPass", "(", "createARMLoadStoreOptimizationPass", "(", ")", ")", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine	addPreSched2	ARM	CPU	LLVM	1,855	139	1	[]
[ "<s>", "const", "char", "*", "KudeyarAsmPrinter", "::", "getCurrentABIString", "(", ")", "const", "{", "{", "}", "return", "\"abi32\"", ";", "}", "</s>" ]	[ "Emit", "Set", "directives", "." ]	[ "Kudeyar", "Kudeyar", "\"abi32\"" ]	KudeyarAsmPrinter	getCurrentABIString	Kudeyar	CPU	LLVM	1,856	16	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 FP Stackifier\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 FP Stackifier\"" ]	X86FloatingPoint11	getPassName	X86	CPU	LLVM	1,857	11	1	[]
[ "<s>", "void", "SparcInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Sparc", "Sparc", "SP::I64RegsRegClass", "SP::STXri", "0", "SP::IntRegsRegClass", "SP::STri", "0", "SP::FPRegsRegClass", "SP::STFri", "0", "SP::DFPRegsRegClass", "SP::STDFri", "0", "\"Can't store this register to stack slot\"" ]	SparcInstrInfo52	storeRegToStackSlot	Sparc	CPU	LLVM	1,858	246	1	[]
[ "<s>", "void", "emitFunctionType", "(", "const", "MCSymbolWasm", "*", ")", "override", "{", "}", "</s>" ]	[ ".functype" ]	[ "WebAssembly" ]	WebAssemblyTargetStreamer (2)1	emitFunctionType	WebAssembly	Virtual ISA	LLVM	1,859	10	1	[]
[ "<s>", "static", "bool", "s390_fix_long_loop_prediction", "(", "rtx_insn", "", "insn", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "rtx", "code_label", ",", "label_ref", ",", "new_label", ";", "rtx_insn", "", "uncond_jump", ";", "rtx_...	[ "On", "z10", "and", "later", "the", "dynamic", "branch", "prediction", "must", "see", "the", "backward", "jump", "within", "a", "certain", "windows", ".", "If", "not", "it", "falls", "back", "to", "the", "static", "prediction", ".", "This", "function", "re...	[ "s390", "1", "2", "1", "1", "2", "0", "1", "1", "0", "6", "1", "1", "2", "2", "1", "0" ]	s3905	s390_fix_long_loop_prediction	s390	MPU	GCC	1,860	360	1	[]
[ "<s>", "static", "int", "m32r_is_insn", "(", "rtx", "insn", ")", "{", "return", "(", "NONDEBUG_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "USE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "...	[ "Return", "true", "if", "INSN", "is", "real", "instruction", "bearing", "insn", "." ]	[ "m32r" ]	m32r	m32r_is_insn	m32r	MPU	GCC	1,861	37	1	[]
[ "<s>", "unsigned", "XCoreInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterat...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "XCore", "XCore", "\"code size not handled\"", "0", "0", "1", "1", "2" ]	XCoreInstrInfo18	removeBranch	XCore	MPU	LLVM	1,862	127	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"NVPTX Replace Image Handles\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "NVPTX", "\"NVPTX Replace Image Handles\"" ]	NVPTXReplaceImageHandles	getPassName	NVPTX	GPU	LLVM	1,863	13	1	[]
[ "<s>", "Register", "RISCVTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Register", "Reg", "=", "MatchRegisterAltName", "(", "RegName", ")", ";"...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "RISCV", "RISCV", "RISCV::NoRegister", "RISCV::NoRegister", "\"Invalid register name \\\"\"", "\"\\\".\"", "\"Trying to obtain non-reserved register \\\"\"", "\"\\\".\"" ]	RISCVISelLowering1	getRegisterByName	RISCV	CPU	LLVM	1,864	117	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "ARMTargetLowering", "::", "getRegClassFor", "(", "MVT", "VT", ")", "const", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "VT", "==", "MVT", "::", "v4i64", ")", "return", "&", ...	[ "Return", "the", "register", "class", "that", "should", "be", "used", "for", "the", "specified", "value", "type", "." ]	[ "ARM", "ARM", "MVT::v4i64", "ARM::QQPRRegClass", "MVT::v8i64", "ARM::QQQQPRRegClass" ]	ARMISelLowering (2)	getRegClassFor	ARM	CPU	LLVM	1,865	59	1	[]
[ "<s>", "SDValue", "VETargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SDL...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "VE", "VE", "ISD::InputArg", "64", "16", "8", "VE", "0", "\"TODO implement argument passing on stack\"", "MVT::i32", "ISD::SRL", "32", "MVT::i32", "ISD::AssertSext", "ISD::AssertZext", "ISD::TRUNCATE", "\"TODO implement var args\"" ]	VEISelLowering5	LowerFormalArguments	VE	CPU	LLVM	1,866	399	1	[]
[ "<s>", "bool", "PPCCTRLoops", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolution", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "PowerPC", "PPC" ]	PPCCTRLoops22	runOnFunction	PowerPC	CPU	LLVM	1,867	158	1	[]
[ "<s>", "void", "ARMPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createARMLoadStoreOptimizationPass", "(", ")", ")", ";", "if", "(", "getARMSubtarget", "(", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM::DPRRegClass", "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine25	addPreSched2	ARM	CPU	LLVM	1,868	129	1	[]
[ "<s>", "static", "void", "mark_reg_gr_used_mask", "(", "rtx", "reg", ",", "void", "*", "data", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "int", "regno", "=", "REGNO", "(", "reg", ")", ";", "if", "(", "regno", "<", "32", ")", "{", "unsigned", "int", "i"...	[ "Helper", "function", "for", "ia64_compute_frame_size", ",", "called", "through", "diddle_return_value", ".", "Mark", "REG", "in", "current_frame_info.gr_used_mask", "." ]	[ "ia64", "32", "0", "1" ]	ia643	mark_reg_gr_used_mask	ia64	CPU	GCC	1,869	73	1	[]
[ "<s>", "static", "rtx", "arc_expand_builtin_aligned", "(", "tree", "exp", ")", "{", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ";", "tree", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "1", ")", ";", "fold", "(", "arg1", ")", ...	[ "Helper", "to", "expand", "__builtin_arc_aligned", "(", "void", "*", "val", ",", "int", "alignval", ")", "." ]	[ "arc", "0", "1", "0", "\"__builtin_arc_aligned with non-constant alignment\"", "0", "\"invalid alignment value for __builtin_arc_aligned\"", "1", "0" ]	arc5	arc_expand_builtin_aligned	arc	MPU	GCC	1,870	211	1	[]
[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "LLT", "p0", "=", "LLT", "::...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "AArch64", "0", "64", "64", "0", "AArch64::SP", "0", "0" ]	AArch64CallLowering16	getStackAddress	AArch64	CPU	LLVM	1,871	178	1	[]
[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ")"...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "AMDGPU", "SI", "AMDGPU::INDIRECT_BASE_ADDR", "AMDGPU::EXEC", "AMDGPU::FLAT_SCR", "AMDGPU::TBA", "AMDGPU::TMA", "AMDGPU::TTMP0_TTMP1", "AMDGPU::TTMP2_TTMP3", "AMDGPU::TTMP4_TTMP5", "AMDGPU::TTMP6_TTMP7", "AMDGPU::TTMP8_TTMP9", "AMDGPU::TTMP10_TTMP11", "SI", "SI", "AMDGPU::SGPR_32RegCla...	SIRegisterInfo119	getReservedRegs	AMDGPU	GPU	LLVM	1,872	326	1	[]
[ "<s>", "bool", "VETargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "return", "VT", "==", "MVT", "::", "f32", "\|\|", "VT", "==", "MVT", "::", "f64", ";", "}", "...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "VE", "VE", "MVT::f32", "MVT::f64" ]	VEISelLowering	isFPImmLegal	VE	CPU	LLVM	1,873	32	1	[]
[ "<s>", "int64_t", "getStackPointerBias", "(", ")", "const", "{", "return", "is64Bit", "(", ")", "?", "2047", ":", "0", ";", "}", "</s>" ]	[ "The", "64-bit", "ABI", "uses", "biased", "stack", "and", "frame", "pointers", ",", "so", "the", "stack", "frame", "of", "the", "current", "function", "is", "the", "area", "from", "[", "sp+BIAS", "]", "to", "[", "fp+BIAS", "]", "." ]	[ "WDC65816", "2047", "0" ]	WDC65816Subtarget	getStackPointerBias	WDC65816	MPU	LLVM	1,874	16	1	[]
[ "<s>", "bool", "PPCFunctionInfo", "::", "isLiveInSExt", "(", "Register", "VReg", ")", "const", "{", "for", "(", "const", "std", "::", "pair", "<", "Register", ",", "ISD", "::", "ArgFlagsTy", ">", "&", "LiveIn", ":", "LiveInAttrs", ")", "if", "(", "LiveIn...	[ "This", "function", "returns", "true", "if", "the", "specified", "vreg", "is", "a", "live-in", "register", "and", "sign-extended", "." ]	[ "PowerPC", "PPC", "ISD::ArgFlagsTy" ]	PPCMachineFunctionInfo10	isLiveInSExt	PowerPC	CPU	LLVM	1,875	49	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "PowerPC" ]	PPCGenScalarMASSEntries	getAnalysisUsage	PowerPC	CPU	LLVM	1,876	20	1	[]
[ "<s>", "void", "HexagonFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", ...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "Hexagon", "Hexagon" ]	HexagonFrameLowering62	determineFrameLayout	Hexagon	DSP	LLVM	1,877	105	1	[]
[ "<s>", "bool", "DeadCodeElimination", "::", "collect", "(", ")", "{", "LiveNodes", ".", "clear", "(", ")", ";", "SetVector", "<", "NodeId", ">", "WorkQ", ";", "for", "(", "NodeAddr", "<", "BlockNode", "*", ">", "BA", ":", "DFG", ".", "getFunc", "(", ...	[ "Analyze", "the", "given", "instruction", "MI", "and", "fill", "in", "the", "Uses", ",", "Defs", "and", "DeadDefs", "list", "based", "on", "the", "MachineOperand", "flags", "." ]	[ "Hexagon", "\"Live nodes:\\n\"", "\"\\n\"", "\"Dead instr: \"", "\"\\n\"" ]	RDFDeadCode8	collect	Hexagon	DSP	LLVM	1,878	422	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Mips Hazard Schedule\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Mips", "\"Mips Hazard Schedule\"" ]	MipsHazardSchedule2	getPassName	Mips	CPU	LLVM	1,879	13	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubta...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "\"SGPR spill should have been removed in SILowerSGPRSpills\"", "\"RegScavenger required if spilling\"" ]	SIFrameLowering24	processFunctionBeforeFrameFinalized	AMDGPU	GPU	LLVM	1,880	113	1	[]
[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "uns...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "X86", "X86", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "X86::TAILJMPm64", "X86::TAILJMPm", "0", "0", "3", "3", "32", "\"Requesting 64-bit offset in 32-bit immediate!\"", "3", "3", "3" ]	X86RegisterInfo43	eliminateFrameIndex	X86	CPU	LLVM	1,881	392	1	[]
[ "<s>", "NVPTXSubtarget", "&", "NVPTXSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "CPU", ".", "empty", "(", ")", "&&", "FS", ".", "size", "(", ")", ")", "llvm_unreachable", "(", "...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "\"we are not using FeatureStr\"", "\"sm_20\"", "0", "32" ]	NVPTXSubtarget (2)	initializeSubtargetDependencies	NVPTX	GPU	LLVM	1,882	68	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isOperandLegal", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpIdx", ",", "const", "MachineOperand", "", "MO", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "...	[ "Check", "if", "MO", "is", "a", "legal", "operand", "if", "it", "was", "the", "OpIdx", "Operand", "for", "MI", "." ]	[ "AMDGPU", "SI", "1", "AMDGPU::NoRegister", "0" ]	SIInstrInfo30	isOperandLegal	AMDGPU	GPU	LLVM	1,883	344	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "AAP" ]	AAPAsmParser	isMem	AAP	MPU	LLVM	1,884	10	1	[]
[ "<s>", "bool", "aarch64_sve_prefetch_operand_p", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "struct", "aarch64_address_info", "addr", ";", "if", "(", "!", "aarch64_classify_address", "(", "&", "addr", ",", "op", ",", "mode", ",", "false", ",", ...	[ "Return", "true", "if", "OP", "is", "a", "valid", "address", "for", "an", "SVE", "PRF", "[", "BHWD", "]", "instruction", ",", "addressing", "memory", "of", "mode", "MODE", "." ]	[ "aarch64" ]	aarch641	aarch64_sve_prefetch_operand_p	aarch64	CPU	GCC	1,885	60	1	[]
[ "<s>", "int", "branch_dest", "(", "rtx", "branch", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "branch", ")", ";", "rtx", "dest", "=", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", "?", "SET_SRC", "(", "XVECEXP", "(", "pat", ",", "0", ",", ...	[ "Return", "the", "destination", "address", "of", "BRANCH", ".", "We", "need", "to", "use", "this", "instead", "of", "get_attr_length", ",", "because", "the", "cbranch_with_nops", "pattern", "conservatively", "sets", "its", "length", "to", "6", ",", "and", "we"...	[ "arc", "0", "0", "1", "2", "1", "0" ]	arc4	branch_dest	arc	MPU	GCC	1,886	99	1	[]
[ "<s>", "static", "bool", "mips_cfun_has_flexible_gp_ref_p", "(", "void", ")", "{", "if", "(", "TARGET_ABICALLS_PIC2", "&&", "!", "reload_completed", "&&", "crtl", "->", "uses_const_pool", ")", "return", "true", ";", "return", "mips_find_gp_ref", "(", "&", "cfun", ...	[ "Return", "true", "if", "the", "current", "function", "references", "the", "global", "pointer", ",", "but", "if", "those", "references", "do", "not", "inherently", "require", "the", "global", "pointer", "to", "be", "$", "28", ".", "Assume", "!", "mips_cfun_h...	[ "mips" ]	mips	mips_cfun_has_flexible_gp_ref_p	mips	CPU	GCC	1,887	35	1	[]
[ "<s>", "bool", "loongarch_14bit_shifted_offset_address_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "struct", "loongarch_address_info", "addr", ";", "return", "(", "loongarch_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ...	[ "Return", "true", "if", "X", "is", "a", "legitimate", "address", "with", "a", "14-bit", "offset", "shifted", "2", ".", "MODE", "is", "the", "mode", "of", "the", "value", "being", "accessed", "." ]	[ "loongarch" ]	loongarch	loongarch_14bit_shifted_offset_address_p	loongarch	CPU	GCC	1,888	63	1	[]
[ "<s>", "static", "void", "arm_option_print", "(", "FILE", "", "file", ",", "int", "indent", ",", "struct", "cl_target_option", "", "ptr", ")", "{", "int", "flags", "=", "ptr", "->", "x_target_flags", ";", "const", "char", "*", "fpu_name", ";", "fpu_name"...	[ "Implement", "TARGET_OPTION_PRINT", "." ]	[ "arm", "\"auto\"", "\"%sselected isa %s\\n\"", "\"\"", "\"thumb2\"", "\"thumb1\"", "\"arm\"", "\"%sselected architecture %s\\n\"", "\"\"", "\"%sselected CPU %s\\n\"", "\"\"", "\"%sselected tune %s\\n\"", "\"\"", "\"%*sselected fpu %s\\n\"", "\"\"" ]	arm	arm_option_print	arm	CPU	GCC	1,889	154	1	[]
[ "<s>", "bool", "CAHPInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "3", ")", "&&", "\"Invalid branch condition!\"", ")", ...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "CAHP", "CAHP", "3", "\"Invalid branch condition!\"", "0", "CAHP::BEQ", "0", "CAHP::BNE", "CAHP::BNE", "0", "CAHP::BEQ", "CAHP::BLT", "0", "CAHP::BLE", "CAHP::BLE", "0", "CAHP::BLT", "CAHP::BLTU", "0", "CAHP::BLEU", "CAHP::BLEU", "0", "CAHP::BLTU", "1", "2" ]	CAHPInstrInfo	reverseBranchCondition	CAHP	CPU	LLVM	1,890	205	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "add...	[ "ARM", "ARM", "ISD::MemIndexedMode", "ISD::SEXTLOAD", "ARM", "ISD::PRE_INC", "ISD::PRE_DEC" ]	ARMISelLowering101	getPreIndexedAddressParts	ARM	CPU	LLVM	1,891	286	1	[]
[ "<s>", "bool", "cris_constant_index_p", "(", "const_rtx", "x", ")", "{", "return", "(", "CRIS_CONSTANT_P", "(", "x", ")", "&&", "(", "!", "flag_pic", "\|\|", "cris_valid_pic_const", "(", "x", ",", "true", ")", ")", ")", ";", "}", "</s>" ]	[ "No", "symbol", "can", "be", "used", "as", "an", "index", "(", "or", "more", "correct", ",", "as", "a", "base", ")", "together", "with", "a", "register", "with", "PIC", ";", "the", "PIC", "register", "must", "be", "there", "." ]	[ "cris" ]	cris	cris_constant_index_p	cris	MPU	GCC	1,892	28	1	[]
[ "<s>", "int", "sparc_split_reg_mem_legitimate", "(", "rtx", "reg", ",", "rtx", "mem", ")", "{", "gcc_assert", "(", "reload_completed", ")", ";", "if", "(", "!", "offsettable_memref_p", "(", "mem", ")", ")", "return", "0", ";", "if", "(", "(", "REGNO", "(...	[ "Return", "1", "if", "REG", "and", "MEM", "are", "legitimate", "enough", "to", "allow", "the", "various", "MEM", "<", "--", ">", "REG", "splits", "to", "be", "run", "." ]	[ "sparc", "0", "2", "0", "8", "0", "1" ]	sparc	sparc_split_reg_mem_legitimate	sparc	CPU	GCC	1,893	53	1	[]
[ "<s>", "bool", "X86AsmParser", "::", "processInstruction", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Ops", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "X86"...	[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]	[ "X86", "X86", "X86::VMOVZPQILo2PQIrr", "X86::VMOVAPDrr", "X86::VMOVAPDYrr", "X86::VMOVAPSrr", "X86::VMOVAPSYrr", "X86::VMOVDQArr", "X86::VMOVDQAYrr", "X86::VMOVDQUrr", "X86::VMOVDQUYrr", "X86::VMOVUPDrr", "X86::VMOVUPDYrr", "X86::VMOVUPSrr", "X86::VMOVUPSYrr", "X86II::isX86_64ExtendedR...	X86AsmParser (2)3	processInstruction	X86	CPU	LLVM	1,894	441	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", "\|\|", "getTargetMachine", "(", ")", ".", "Options", ".", "DisableTailCalls", ")", "return",...	[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]	[ "X86", "X86" ]	X86ISelLowering (2)	mayBeEmittedAsTailCall	X86	CPU	LLVM	1,895	69	1	[]
[ "<s>", "rtx", "rs6000_internal_arg_pointer", "(", "void", ")", "{", "if", "(", "flag_split_stack", "&&", "(", "lookup_attribute", "(", "\"no_split_stack\"", ",", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", ")", "==", "NULL", ")", ")", "{", "if", "(", ...	[ "Return", "the", "internal", "arg", "pointer", "used", "for", "function", "incoming", "arguments", ".", "When", "-fsplit-stack", ",", "the", "arg", "pointer", "is", "r12", "so", "we", "need", "to", "copy", "it", "to", "a", "pseudo", "in", "order", "for", ...	[ "rs6000", "\"no_split_stack\"", "1", "12" ]	rs6000-call	rs6000_internal_arg_pointer	rs6000	CPU	GCC	1,896	129	1	[]
[ "<s>", "static", "wasm", "::", "ValType", "getType", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{", "if", "(", "RC", "==", "&", "WebAssembly", "::", "I32RegClass", ")", "return", "wasm", "::", "ValType", "::", "I32", ";", "if", "(", "RC", "=...	[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]	[ "WebAssembly", "wasm::ValType", "WebAssembly::I32RegClass", "wasm::ValType", "WebAssembly::I64RegClass", "wasm::ValType", "WebAssembly::F32RegClass", "wasm::ValType", "WebAssembly::F64RegClass", "wasm::ValType", "WebAssembly::V128RegClass", "wasm::ValType", "WebAssembly::EXTERNREFRegClass", ...	WebAssemblyMCInstLower1	getType	WebAssembly	Virtual ISA	LLVM	1,897	130	1	[]
[ "<s>", "static", "bool", "bfin_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "int", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "return", "size", ">", "2", "*", "UNITS_PER_WORD", "\|\|", "si...	[ "Decide", "whether", "a", "type", "should", "be", "returned", "in", "memory", "(", "true", ")", "or", "in", "a", "register", "(", "false", ")", ".", "This", "is", "called", "by", "the", "macro", "RETURN_IN_MEMORY", "." ]	[ "bfin", "2", "1" ]	bfin	bfin_return_in_memory	bfin	DSP	GCC	1,898	33	1	[]
[ "<s>", "bool", "TMS320C64XTargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", ")", "{", "bool", "wantScheduleForm", ";", "switch", "(", "ClusterOpt", ")", "{", "default", ":", "wantScheduleForm", "=", "fal...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "TMS320C64X", "TMS320C64X", "TMS320C64X", "TMS320C64X", "TMS320C64X" ]	TMS320C64XTargetMachine	addPreRegAlloc	TMS320C64X	VLIW	LLVM	1,899	106	1	[]

[ "<s>", "SDValue", "NVPTXTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "CodeGenOpt", "::", "Level", "OptLevel", "=", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", ";", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "NVPTX", "NVPTX", "ISD::ADD", "ISD::FADD", "ISD::MUL", "ISD::SHL", "ISD::AND", "ISD::UREM", "ISD::SREM", "ISD::SETCC" ]

NVPTXISelLowering (2)1

PerformDAGCombine

NVPTX

GPU

LLVM

1,800

146

1

[]

[ "<s>", "static", "void", "get_scratch_register_on_entry", "(", "struct", "scratch_reg", "*", "sr", ")", "{", "int", "regno", ";", "sr", "->", "saved", "=", "false", ";", "if", "(", "TARGET_64BIT", ")", "{", "regno", "=", "R11_REG", ";", "}", "else", "{",...

[ "Return", "a", "short-lived", "scratch", "register", "for", "use", "on", "function", "entry", ".", "In", "32-bit", "mode", ",", "it", "is", "valid", "only", "after", "the", "registers", "are", "saved", "in", "the", "prologue", ".", "This", "register", "mus...

[ "i386", "\"fastcall\"", "\"thiscall\"", "1", "2", "3", "3", "1" ]

i3864

get_scratch_register_on_entry

i386

CPU

GCC

1,801

301

1

[]

[ "<s>", "void", "rs6000_aix_emit_builtin_unwind_init", "(", ")", "{", "rtx", "mem", ";", "rtx", "stack_top", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "opcode_addr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "insn_after_throw", "=", "gen_reg_rtx", "(...

[ "If", "_Unwind_", "*", "has", "been", "called", "from", "within", "the", "same", "module", ",", "toc", "register", "is", "not", "guaranteed", "to", "be", "saved", "to", "40", "(", "1", ")", "on", "function", "entry", ".", "Save", "it", "there", "in", ...

[ "rs6000", "2" ]

rs60002

rs6000_aix_emit_builtin_unwind_init

rs6000

CPU

GCC

1,802

91

1

[]

[ "<s>", "const", "OR1KRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "OR1K", "OR1K" ]

OR1KInstrInfo1

getRegisterInfo

OR1K

CPU

LLVM

1,803

12

1

[]

[ "<s>", "MCDisassembler", "::", "DecodeStatus", "X86GenericDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "size", ",", "const", "MemoryObject", "&", "region", ",", "uint64_t", "address", ",", "raw_ostream", "&", "vStream",...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "X86", "X86", "0" ]

X86Disassembler37

getInstruction

X86

CPU

LLVM

1,804

128

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "SHUXI" ]

SHUXIAsmBackend

mayNeedRelaxation

SHUXI

CPU

LLVM

1,805

15

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", ",", "const", "MCSubtargetInfo", "&", ",", "MCInst", "&", ")", "const", "override", "{", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "Lanai" ]

LanaiAsmBackend

relaxInstruction

Lanai

CPU

LLVM

1,806

18

1

[]

[ "<s>", "bool", "TPCInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Alias", ",", "unsigned", "OpNo0", ",", "unsigned", "OpNo1", ")", "{", "OS", "<<", "\"\\t\"", "<<", "Alias", "<<", "\"...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "TPC", "TPC", "\"\\t\"", "\" \"", "\", \"" ]

TPCInstPrinter

printInst

TPC

Virtual ISA

LLVM

1,807

58

1

[]

[ "<s>", "bool", "isLegalMaskedScatter", "(", "Type", "*", "Ty", ",", "MaybeAlign", "Alignment", ")", "{", "return", "isLegalMaskedGather", "(", "Ty", ",", "Alignment", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "supports", "masked", "scatter", "." ]

[ "ARM" ]

ARMTargetTransformInfo1

isLegalMaskedScatter

ARM

CPU

LLVM

1,808

20

1

[]

[ "<s>", "static", "void", "frv_finish_packet", "(", "void", "(", "*", "handle_packet", ")", "(", "void", ")", ")", "{", "if", "(", "frv_packet", ".", "num_insns", ">", "0", ")", "{", "handle_packet", "(", ")", ";", "state_transition", "(", "frv_packet", "...

[ "Finish", "the", "current", "packet", ",", "if", "any", ",", "and", "start", "a", "new", "one", ".", "Call", "HANDLE_PACKET", "with", "FRV_PACKET", "describing", "the", "completed", "packet", "." ]

[ "frv", "0", "0" ]

frv

frv_finish_packet

frv

VLIW

GCC

1,809

42

1

[]

[ "<s>", "bool", "sparc_expand_conditional_move", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "enum", "rtx_code", "rc", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "machine_mode", "cmp_mode", ";", "rtx", "cc_reg", ",", ...

[ "Emit", "code", "to", "conditionally", "move", "either", "OPERANDS", "[", "2", "]", "or", "OPERANDS", "[", "3", "]", "into", "OPERANDS", "[", "0", "]", "in", "MODE", ".", "OPERANDS", "[", "1", "]", "is", "the", "operator", "of", "the", "condition", "...

[ "sparc", "1", "1", "0", "0", "0", "1", "0", "0", "2", "3", "3", "2", "2", "3", "1", "0", "0", "0", "1", "2", "0", "0" ]

sparc

sparc_expand_conditional_move

sparc

CPU

GCC

1,810

346

1

[]

[ "<s>", "static", "void", "aarch64_emit_bic", "(", "machine_mode", "mode", ",", "rtx", "dst", ",", "rtx", "s1", ",", "rtx", "s2", ",", "int", "shift", ")", "{", "rtx", "shift_rtx", "=", "GEN_INT", "(", "shift", ")", ";", "rtx", "(", "*", "gen", ")", ...

[ "Emit", "a", "BIC", "instruction", "." ]

[ "aarch64" ]

aarch645

aarch64_emit_bic

aarch64

CPU

GCC

1,811

88

1

[]

[ "<s>", "enum", "aarch_parse_opt_result", "aarch_parse_branch_protection", "(", "const", "char", "*", "const_str", ",", "char", "*", "*", "last_str", ")", "{", "char", "*", "str_root", "=", "xstrdup", "(", "const_str", ")", ";", "char", "*", "token_save", "=", ...

[ "Parses", "CONST_STR", "for", "branch", "protection", "features", "specified", "in", "aarch64_branch_protect_types", ",", "and", "set", "any", "global", "variables", "required", ".", "Returns", "the", "parsing", "result", "and", "assigns", "LAST_STR", "to", "the", ...

[ "arm", "\"+\"", "\"+\"", "0", "\"+\"", "0", "\"+\"", "1", "1" ]

aarch-common1

aarch_parse_branch_protection

arm

CPU

GCC

1,812

357

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "unsigned", "StackAlignOverride", ",", "bool", "is64Bit", "...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "4", "128", "\"generic\"", "\"+64bit,+sse2,\"", "\"+64bit,+sse2\"", "\"generic\"", "X86", "X86::Feature64Bit", "X86::FeatureCMOV", "X86", "X86", "X86::FeatureSSE1", "X86::FeatureSSE2", "X86", "X86::Mode64Bit", "\"S...

X86Subtarget110

X86Subtarget

X86

CPU

LLVM

1,813

475

1

[]

[ "<s>", "static", "struct", "constant_pool", "*", "s390_alloc_pool", "(", "void", ")", "{", "struct", "constant_pool", "*", "pool", ";", "size_t", "i", ";", "pool", "=", "(", "struct", "constant_pool", "*", ")", "xmalloc", "(", "sizeof", "*", "pool", ")", ...

[ "Allocate", "new", "constant_pool", "structure", "." ]

[ "s390", "0", "0" ]

s390

s390_alloc_pool

s390

MPU

GCC

1,814

110

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "const", "R600Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "R600Subtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "R600", "R600", "R600::CF_ALU" ]

R600EmitClauseMarkers (2)1

runOnMachineFunction

AMDGPU

GPU

LLVM

1,815

160

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "empty", "(", ")", "||", "isEndLoopN", "(", "Cond", "[", "0", ...

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "Hexagon", "Hexagon", "0", "\"\\nCannot predicate:\"", "\"Expected predicable instruction\"", "0", "1", "0" ]

HexagonInstrInfo

PredicateInstruction

Hexagon

DSP

LLVM

1,816

362

1

[]

[ "<s>", "bool", "AMDGPUPeepholeOpt", "::", "runOnFunction", "(", "Function", "&", "MF", ")", "{", "mChanged", "=", "false", ";", "mF", "=", "&", "MF", ";", "mSTM", "=", "&", "TM", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "R600" ]

AMDILPeepholeOptimizer

runOnFunction

R600

GPU

LLVM

1,817

127

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "createSIWholeQuadModePass", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "AMDGPU", "SI", "SI" ]

AMDGPUTargetMachine113

addPreRegAlloc

AMDGPU

GPU

LLVM

1,818

22

1

[]

[ "<s>", "const", "char", "*", "mcore_output_movedouble", "(", "rtx", "operands", "[", "]", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "...

[ "Return", "a", "sequence", "of", "instructions", "to", "perform", "DI", "or", "DF", "move", ".", "Since", "the", "MCORE", "can", "not", "move", "a", "DI", "or", "DF", "in", "one", "instruction", ",", "we", "have", "to", "take", "care", "when", "we", ...

[ "mcore", "0", "1", "1", "\"mov\t%R0,%R1\\n\\tmov\t%0,%1\"", "\"mov\t%0,%1\\n\\tmov\t%R0,%R1\"", "0", "1", "\"lrw\\t%0,[%1]\\n\\tlrw\\t%R0,[%R1]\"", "0", "0", "1", "1", "\"ldw\\t%R0,%R1\\n\\tldw\\t%0,%1\"", "\"ldw\\t%0,%1\\n\\tldw\\t%R0,%R1\"", "\"movi\t%0,%1\"", "\"bgeni\t%0,%P1\"", ...

mcore

mcore_output_movedouble

mcore

MPU

GCC

1,819

439

1

[]

[ "<s>", "static", "void", "ix86_test_loading_call_insn", "(", ")", "{", "if", "(", "!", "TARGET_SSE", ")", "return", ";", "rtl_dump_test", "t", "(", "SELFTEST_LOCATION", ",", "locate_file", "(", "\"x86_64/call-insn.rtl\"", ")", ")", ";", "rtx_insn", "*", "insn", ...

[ "Verify", "that", "the", "RTL", "loader", "copes", "with", "a", "call_insn", "dump", ".", "This", "test", "is", "target-specific", "since", "the", "dump", "contains", "a", "target-specific", "hard", "reg", "name", "." ]

[ "i386", "\"x86_64/call-insn.rtl\"" ]

i386

ix86_test_loading_call_insn

i386

CPU

GCC

1,820

209

1

[]

[ "<s>", "bool", "AArch64PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createAArch64ISelDAG", "(", "getAArch64TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "getAArch64Subtarget", "(", ")", ".", "isTarge...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine26

addInstSelector

AArch64

CPU

LLVM

1,821

50

1

[]

[ "<s>", "RegisterAggr", "&", "RegisterAggr", "::", "insert", "(", "const", "RegisterAggr", "&", "RG", ")", "{", "Units", "|=", "RG", ".", "Units", ";", "return", "*", "this", ";", "}", "</s>" ]

[ "insert", "-", "Append", "entry", "to", "the", "vector", "if", "it", "does", "n't", "already", "exist", "." ]

[ "Hexagon" ]

RDFRegisters

insert

Hexagon

DSP

LLVM

1,822

23

1

[]

[ "<s>", "AVR", "::", "Fixups", "AVRMCExpr", "::", "getFixupKind", "(", ")", "const", "{", "AVR", "::", "Fixups", "Kind", "=", "AVR", "::", "Fixups", "::", "LastTargetFixupKind", ";", "switch", "(", "getKind", "(", ")", ")", "{", "case", "VK_AVR_LO8", ":",...

[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]

[ "AVR", "AVR::Fixups", "AVR", "AVR::Fixups", "AVR::Fixups", "AVR", "AVR::fixup_lo8_ldi_neg", "AVR::fixup_lo8_ldi", "AVR", "AVR::fixup_hi8_ldi_neg", "AVR::fixup_hi8_ldi", "AVR", "AVR::fixup_hh8_ldi_neg", "AVR::fixup_hh8_ldi", "AVR", "AVR::fixup_ms8_ldi_neg", "AVR::fixup_ms8_ldi", "AV...

AVRMCExpr

getFixupKind

AVR

MPU

LLVM

1,823

174

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "legalizeOpWithMove", "(", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "...

[ "Legalize", "the", "OpIndex", "operand", "of", "this", "instruction", "by", "inserting", "a", "MOV", "." ]

[ "AMDGPU", "SI", "SI", "SI", "64", "AMDGPU::V_MOV_B64_PSEUDO", "AMDGPU::V_MOV_B32_e32", "AMDGPU::COPY", "64", "AMDGPU::S_MOV_B64", "AMDGPU::S_MOV_B32", "AMDGPU::VReg_64RegClass", "AMDGPU::VReg_64RegClass", "AMDGPU::VGPR_32RegClass" ]

SIInstrInfo118

legalizeOpWithMove

AMDGPU

GPU

LLVM

1,824

271

1

[]

[ "<s>", "void", "FISCAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "isPCRel", ")", "const", "{", "unsigned", "NumBytes", "=", "4", ";", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "FISC", "FISC", "4", "\"Invalid fixup offset!\"", "0", "1", "8", "0xff" ]

FISCAsmBackend

applyFixup

FISC

CPU

LLVM

1,825

109

1

[]

[ "<s>", "static", "rtx", "cr16_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "cr16_ret_register", "(", ")", ")", ";", "}", "</s>" ]

[ "Implements", "hook", "TARGET_STRUCT_VALUE_RTX", "." ]

[ "cr16" ]

cr16

cr16_struct_value_rtx

cr16

MPU

GCC

1,826

24

1

[]

[ "<s>", "bool", "R600ClauseMergePass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "R600", "R600", "8", "\"CF ALU instruction disabled\"" ]

R600ClauseMergePass15

runOnMachineFunction

AMDGPU

GPU

LLVM

1,827

204

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Lower control flow instructions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"SI Lower control flow instructions\"" ]

SILowerControlFlow2

getPassName

R600

GPU

LLVM

1,828

13

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "P2" ]

P2AsmParser

getEndLoc

P2

MPU

LLVM

1,829

11

1

[]

[ "<s>", "int", "tilegx_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "int", "total_size", "=", "compute_total_frame_size", "(", ")", ";", "if", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")"...

[ "Implement", "INITIAL_ELIMINATION_OFFSET", "." ]

[ "tilegx" ]

tilegx

tilegx_initial_elimination_offset

tilegx

VLIW

GCC

1,830

111

1

[]

[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "shouldSimplifyDemandedVectorElts", "(", "SDValue", "Op", ",", "const", "TargetLoweringOpt", "&", "TLO", ")", "const", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BUILD_VECTOR", "&&", ...

[ "Return", "true", "if", "the", "target", "supports", "simplifying", "demanded", "vector", "elements", "by", "converting", "them", "to", "undefs", "." ]

[ "WebAssembly", "WebAssembly", "ISD::BUILD_VECTOR" ]

WebAssemblyISelLowering27

shouldSimplifyDemandedVectorElts

WebAssembly

Virtual ISA

LLVM

1,831

42

1

[]

[ "<s>", "void", "UPTAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpIns...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "UPT", "UPT" ]

UPTAsmPrinter

EmitInstruction

UPT

CPU

LLVM

1,832

32

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BR_JT", ":", "return", "lowerBR_JT", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Mips", "Mips", "ISD::BR_JT", "ISD::BRCOND", "ISD::ConstantPool", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::SELECT", "ISD::SELECT_CC", "ISD::SETCC", "ISD::VASTART", "ISD::FCOPYSIGN", "ISD::FRAMEADDR", "ISD::RETURNADDR", "ISD::EH_RETUR...

MipsISelLowering (2)1

LowerOperation

Mips

CPU

LLVM

1,833

333

1

[]

[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...

[ "Create", "an", "AArch64", "architecture", "model", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine22

AArch64TargetMachine

AArch64

CPU

LLVM

1,834

115

1

[]

[ "<s>", "rtx", "mmix_dynamic_chain_address", "(", "rtx", "frame", ")", "{", "return", "plus_constant", "(", "frame", ",", "-", "8", ")", ";", "}", "</s>" ]

[ "DYNAMIC_CHAIN_ADDRESS", "." ]

[ "mmix", "8" ]

mmix3

mmix_dynamic_chain_address

mmix

CPU

GCC

1,835

17

1

[]

[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel"...

[ "Create", "an", "X86", "target", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine1

X86TargetMachine

X86

CPU

LLVM

1,836

248

1

[]

[ "<s>", "static", "void", "rs6000_set_handled_components", "(", "sbitmap", "components", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "for", "(", "int", "i", "=", "info", "->", "first_gp_reg_save", ";", "i", "<", "32", ";"...

[ "Implement", "TARGET_SHRINK_WRAP_SET_HANDLED_COMPONENTS", "." ]

[ "rs6000", "32", "0" ]

rs60006

rs6000_set_handled_components

rs6000

CPU

GCC

1,837

70

1

[]

[ "<s>", "static", "void", "arm_option_override_internal", "(", "struct", "gcc_options", "*", "opts", ",", "struct", "gcc_options", "*", "opts_set", ")", "{", "arm_override_options_after_change_1", "(", "opts", ")", ";", "if", "(", "TARGET_INTERWORK", "&&", "!", "bi...

[ "Reset", "options", "between", "modes", "that", "the", "user", "has", "specified", "." ]

[ "arm", "0", "\"target CPU does not support THUMB instructions\"", "0", "1", "0", "\"target CPU does not support unaligned accesses\"", "0", "0", "0" ]

arm6

arm_option_override_internal

arm

CPU

GCC

1,838

312

1

[]

[ "<s>", "static", "void", "ft32_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "...

[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "ft32", "24", "24", "0" ]

ft324

ft32_setup_incoming_varargs

ft32

MPU

GCC

1,839

72

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isLegalStoreImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "isInt", "<", "32", ">", "(", "Imm", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "for", "the", "value", "input", "of", "a", "store", "instruction", "." ]

[ "X86", "X86", "32" ]

X86ISelLowering (2)5

isLegalStoreImmediate

X86

CPU

LLVM

1,840

20

1

[]

[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraC...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "X86", "X86", "0", "1", "0", "0", "\"H\"", "\"no-rip\"" ]

X86AsmPrinter107

PrintAsmMemoryOperand

X86

CPU

LLVM

1,841

127

1

[]

[ "<s>", "bool", "AMDGPUCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUCodeGenPrepare27

runOnFunction

AMDGPU

GPU

LLVM

1,842

292

1

[]

[ "<s>", "bool", "rs6000_is_valid_and_mask", "(", "rtx", "mask", ",", "machine_mode", "mode", ")", "{", "int", "nb", ",", "ne", ";", "if", "(", "!", "rs6000_is_valid_mask", "(", "mask", ",", "&", "nb", ",", "&", "ne", ",", "mode", ")", ")", "return", "...

[ "Return", "whether", "MASK", "(", "a", "CONST_INT", ")", "is", "a", "valid", "mask", "for", "any", "rlwinm", ",", "rldicl", ",", "or", "rldicr", "instruction", ",", "to", "implement", "an", "AND", "with", "it", "in", "mode", "MODE", "." ]

[ "rs6000", "0", "63", "32", "32", "32" ]

rs6000

rs6000_is_valid_and_mask

rs6000

CPU

GCC

1,843

82

1

[]

[ "<s>", "char", "*", "aarch64_output_ptrue", "(", "machine_mode", "mode", ",", "char", "suffix", ")", "{", "unsigned", "int", "nunits", ";", "static", "char", "buf", "[", "sizeof", "(", "\"ptrue\\t%0.N, vlNNNNN\"", ")", "]", ";", "if", "(", "GET_MODE_NUNITS", ...

[ "Return", "the", "asm", "format", "for", "a", "PTRUE", "instruction", "whose", "destination", "has", "mode", "MODE", ".", "SUFFIX", "is", "the", "element", "size", "suffix", "." ]

[ "aarch64", "\"ptrue\\t%0.N, vlNNNNN\"", "\"ptrue\\t%%0.%c, vl%d\"", "\"ptrue\\t%%0.%c, all\"" ]

aarch645

aarch64_output_ptrue

aarch64

CPU

GCC

1,844

73

1

[]

[ "<s>", "bool", "PatmosSPClone", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "SPRoots", ".", "empty", "(", ")", ")", "{", "errs", "(", ")", "<<", "\"Following single-path roots were not found:\\n\"", ";", "for", "(", "std", ":...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "Patmos", "Patmos", "\"Following single-path roots were not found:\\n\"", "\"'\"", "\"' \"", "\"Single-path code generation failed due to \"", "\"missing single-path entry functions!\"" ]

PatmosSPClone

doFinalization

Patmos

VLIW

LLVM

1,845

93

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "WebAssembly" ]

WebAssemblyAsmBackend

mayNeedRelaxation

WebAssembly

Virtual ISA

LLVM

1,846

20

1

[]

[ "<s>", "const", "ARMGOT", "&", "ARMGNULDBackend", "::", "getGOT", "(", ")", "const", "{", "assert", "(", "m_pGOT", "!=", "NULL", "&&", "\"GOT section not exist\"", ")", ";", "return", "*", "m_pGOT", ";", "}", "</s>" ]

[ "Return", "a", "pseudo", "source", "value", "referencing", "the", "global", "offset", "table", "(", "or", "something", "the", "like", ")", "." ]

[ "ARM", "ARM", "ARM", "\"GOT section not exist\"" ]

ARMLDBackend

getGOT

ARM

CPU

LLVM

1,847

24

1

[]

[ "<s>", "SIScheduleBlocks", "SIScheduleBlockCreator", "::", "getBlocks", "(", "SISchedulerBlockCreatorVariant", "BlockVariant", ")", "{", "std", "::", "map", "<", "SISchedulerBlockCreatorVariant", ",", "SIScheduleBlocks", ">", "::", "iterator", "B", "=", "Blocks", ".", ...

[ "Get", "a", "list", "of", "the", "basic", "blocks", "which", "make", "up", "this", "loop", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI" ]

SIMachineScheduler (2)

getBlocks

AMDGPU

GPU

LLVM

1,848

97

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "lowerInterleavedLoad", "(", "LoadInst", "*", "LI", ",", "ArrayRef", "<", "ShuffleVectorInst", "*", ">", "Shuffles", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Factor", ")", "const", "{", "...

[ "Lower", "interleaved", "load", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]

[ "AArch64", "AArch64", "2", "\"Invalid interleave factor\"", "\"Empty shufflevector input\"", "\"Unmatched number of shufflevectors and indices\"", "0", "64", "128", "2", "Intrinsic::ID", "3", "Intrinsic::aarch64_neon_ld2", "Intrinsic::aarch64_neon_ld3", "Intrinsic::aarch64_neon_ld4", "...

AArch64ISelLowering118

lowerInterleavedLoad

AArch64

CPU

LLVM

1,849

360

1

[]

[ "<s>", "CCAssignFn", "*", "AMDGPUCallLowering", "::", "CCAssignFnForReturn", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "AMDGPU_KERNEL", ":", "case", "CallingConv", "::",...

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "\"kernels should not be handled here\"", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "SI", "AMDGPU", "\"Unsupported calling convention.\"" ]

AMDGPUISelLowering (2)2

CCAssignFnForReturn

AMDGPU

GPU

LLVM

1,850

100

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM" ]

ARMISelDAGToDAG57

runOnMachineFunction

ARM

CPU

LLVM

1,851

32

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU Pre-RA optimizations\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"AMDGPU Pre-RA optimizations\"" ]

GCNPreRAOptimizations

getPassName

AMDGPU

GPU

LLVM

1,852

11

1

[]

[ "<s>", "bool", "PatmosSinglePathInfo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "Root", ")", "{", "delete", "Root", ";", "Root", "=", "NULL", ";", "}", "auto", "curfunc", "=", "MF", ".", "getFunction", "(", ")...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Patmos", "Patmos", "\"[Single-Path] Analyze '\"", "\"'\\n\"" ]

PatmosSinglePathInfo1

runOnMachineFunction

Patmos

VLIW

LLVM

1,853

67

1

[]

[ "<s>", "bool", "can_be_rotated_to_lowbits", "(", "unsigned", "HOST_WIDE_INT", "c", ",", "int", "lowbits", ",", "int", "*", "rot", ")", "{", "int", "clz", "=", "HOST_BITS_PER_WIDE_INT", "-", "lowbits", ";", "int", "lz", "=", "clz_hwi", "(", "c", ")", ";", ...

[ "Check", "if", "C", "(", "as", "64bit", "integer", ")", "can", "be", "rotated", "to", "a", "constant", "which", "constains", "nonzero", "bits", "at", "the", "LOWBITS", "low", "bits", "only", ".", "Return", "true", "if", "C", "can", "be", "rotated", "to...

[ "rs6000", "0", "1", "1" ]

rs60001

can_be_rotated_to_lowbits

rs6000

CPU

GCC

1,854

140

1

[]

[ "<s>", "void", "ARMPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableARMLoadStoreOpt", ")", "addPass", "(", "createARMLoadStoreOptimizationPass", "(", ")", ")", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine

addPreSched2

ARM

CPU

LLVM

1,855

139

1

[]

[ "<s>", "const", "char", "*", "KudeyarAsmPrinter", "::", "getCurrentABIString", "(", ")", "const", "{", "{", "}", "return", "\"abi32\"", ";", "}", "</s>" ]

[ "Emit", "Set", "directives", "." ]

[ "Kudeyar", "Kudeyar", "\"abi32\"" ]

KudeyarAsmPrinter

getCurrentABIString

Kudeyar

CPU

LLVM

1,856

16

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 FP Stackifier\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 FP Stackifier\"" ]

X86FloatingPoint11

getPassName

X86

CPU

LLVM

1,857

11

1

[]

[ "<s>", "void", "SparcInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Sparc", "Sparc", "SP::I64RegsRegClass", "SP::STXri", "0", "SP::IntRegsRegClass", "SP::STri", "0", "SP::FPRegsRegClass", "SP::STFri", "0", "SP::DFPRegsRegClass", "SP::STDFri", "0", "\"Can't store this register to stack slot\"" ]

SparcInstrInfo52

storeRegToStackSlot

Sparc

CPU

LLVM

1,858

246

1

[]

[ "<s>", "void", "emitFunctionType", "(", "const", "MCSymbolWasm", "*", ")", "override", "{", "}", "</s>" ]

[ ".functype" ]

[ "WebAssembly" ]

WebAssemblyTargetStreamer (2)1

emitFunctionType

WebAssembly

Virtual ISA

LLVM

1,859

10

1

[]

[ "<s>", "static", "bool", "s390_fix_long_loop_prediction", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "rtx", "code_label", ",", "label_ref", ",", "new_label", ";", "rtx_insn", "*", "uncond_jump", ";", "rtx_...

[ "On", "z10", "and", "later", "the", "dynamic", "branch", "prediction", "must", "see", "the", "backward", "jump", "within", "a", "certain", "windows", ".", "If", "not", "it", "falls", "back", "to", "the", "static", "prediction", ".", "This", "function", "re...

[ "s390", "1", "2", "1", "1", "2", "0", "1", "1", "0", "6", "1", "1", "2", "2", "1", "0" ]

s3905

s390_fix_long_loop_prediction

s390

MPU

GCC

1,860

360

1

[]

[ "<s>", "static", "int", "m32r_is_insn", "(", "rtx", "insn", ")", "{", "return", "(", "NONDEBUG_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "USE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "...

[ "Return", "true", "if", "INSN", "is", "real", "instruction", "bearing", "insn", "." ]

[ "m32r" ]

m32r

m32r_is_insn

m32r

MPU

GCC

1,861

37

1

[]

[ "<s>", "unsigned", "XCoreInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterat...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "XCore", "XCore", "\"code size not handled\"", "0", "0", "1", "1", "2" ]

XCoreInstrInfo18

removeBranch

XCore

MPU

LLVM

1,862

127

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"NVPTX Replace Image Handles\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "NVPTX", "\"NVPTX Replace Image Handles\"" ]

NVPTXReplaceImageHandles

getPassName

NVPTX

GPU

LLVM

1,863

13

1

[]

[ "<s>", "Register", "RISCVTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Register", "Reg", "=", "MatchRegisterAltName", "(", "RegName", ")", ";"...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "RISCV", "RISCV", "RISCV::NoRegister", "RISCV::NoRegister", "\"Invalid register name \\\"\"", "\"\\\".\"", "\"Trying to obtain non-reserved register \\\"\"", "\"\\\".\"" ]

RISCVISelLowering1

getRegisterByName

RISCV

CPU

LLVM

1,864

117

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "ARMTargetLowering", "::", "getRegClassFor", "(", "MVT", "VT", ")", "const", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "VT", "==", "MVT", "::", "v4i64", ")", "return", "&", ...

[ "Return", "the", "register", "class", "that", "should", "be", "used", "for", "the", "specified", "value", "type", "." ]

[ "ARM", "ARM", "MVT::v4i64", "ARM::QQPRRegClass", "MVT::v8i64", "ARM::QQQQPRRegClass" ]

ARMISelLowering (2)

getRegClassFor

ARM

CPU

LLVM

1,865

59

1

[]

[ "<s>", "SDValue", "VETargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SDL...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "VE", "VE", "ISD::InputArg", "64", "16", "8", "VE", "0", "\"TODO implement argument passing on stack\"", "MVT::i32", "ISD::SRL", "32", "MVT::i32", "ISD::AssertSext", "ISD::AssertZext", "ISD::TRUNCATE", "\"TODO implement var args\"" ]

VEISelLowering5

LowerFormalArguments

VE

CPU

LLVM

1,866

399

1

[]

[ "<s>", "bool", "PPCCTRLoops", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolution", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "PowerPC", "PPC" ]

PPCCTRLoops22

runOnFunction

PowerPC

CPU

LLVM

1,867

158

1

[]

[ "<s>", "void", "ARMPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createARMLoadStoreOptimizationPass", "(", ")", ")", ";", "if", "(", "getARMSubtarget", "(", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM::DPRRegClass", "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine25

addPreSched2

ARM

CPU

LLVM

1,868

129

1

[]

[ "<s>", "static", "void", "mark_reg_gr_used_mask", "(", "rtx", "reg", ",", "void", "*", "data", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "int", "regno", "=", "REGNO", "(", "reg", ")", ";", "if", "(", "regno", "<", "32", ")", "{", "unsigned", "int", "i"...

[ "Helper", "function", "for", "ia64_compute_frame_size", ",", "called", "through", "diddle_return_value", ".", "Mark", "REG", "in", "current_frame_info.gr_used_mask", "." ]

[ "ia64", "32", "0", "1" ]

ia643

mark_reg_gr_used_mask

ia64

CPU

GCC

1,869

73

1

[]

[ "<s>", "static", "rtx", "arc_expand_builtin_aligned", "(", "tree", "exp", ")", "{", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ";", "tree", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "1", ")", ";", "fold", "(", "arg1", ")", ...

[ "Helper", "to", "expand", "__builtin_arc_aligned", "(", "void", "*", "val", ",", "int", "alignval", ")", "." ]

[ "arc", "0", "1", "0", "\"__builtin_arc_aligned with non-constant alignment\"", "0", "\"invalid alignment value for __builtin_arc_aligned\"", "1", "0" ]

arc5

arc_expand_builtin_aligned

arc

MPU

GCC

1,870

211

1

[]

[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "LLT", "p0", "=", "LLT", "::...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "AArch64", "0", "64", "64", "0", "AArch64::SP", "0", "0" ]

AArch64CallLowering16

getStackAddress

AArch64

CPU

LLVM

1,871

178

1

[]

[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ")"...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "AMDGPU", "SI", "AMDGPU::INDIRECT_BASE_ADDR", "AMDGPU::EXEC", "AMDGPU::FLAT_SCR", "AMDGPU::TBA", "AMDGPU::TMA", "AMDGPU::TTMP0_TTMP1", "AMDGPU::TTMP2_TTMP3", "AMDGPU::TTMP4_TTMP5", "AMDGPU::TTMP6_TTMP7", "AMDGPU::TTMP8_TTMP9", "AMDGPU::TTMP10_TTMP11", "SI", "SI", "AMDGPU::SGPR_32RegCla...

SIRegisterInfo119

getReservedRegs

AMDGPU

GPU

LLVM

1,872

326

1

[]

[ "<s>", "bool", "VETargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "return", "VT", "==", "MVT", "::", "f32", "||", "VT", "==", "MVT", "::", "f64", ";", "}", "...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "VE", "VE", "MVT::f32", "MVT::f64" ]

VEISelLowering

isFPImmLegal

VE

CPU

LLVM

1,873

32

1

[]

[ "<s>", "int64_t", "getStackPointerBias", "(", ")", "const", "{", "return", "is64Bit", "(", ")", "?", "2047", ":", "0", ";", "}", "</s>" ]

[ "The", "64-bit", "ABI", "uses", "biased", "stack", "and", "frame", "pointers", ",", "so", "the", "stack", "frame", "of", "the", "current", "function", "is", "the", "area", "from", "[", "sp+BIAS", "]", "to", "[", "fp+BIAS", "]", "." ]

[ "WDC65816", "2047", "0" ]

WDC65816Subtarget

getStackPointerBias

WDC65816

MPU

LLVM

1,874

16

1

[]

[ "<s>", "bool", "PPCFunctionInfo", "::", "isLiveInSExt", "(", "Register", "VReg", ")", "const", "{", "for", "(", "const", "std", "::", "pair", "<", "Register", ",", "ISD", "::", "ArgFlagsTy", ">", "&", "LiveIn", ":", "LiveInAttrs", ")", "if", "(", "LiveIn...

[ "This", "function", "returns", "true", "if", "the", "specified", "vreg", "is", "a", "live-in", "register", "and", "sign-extended", "." ]

[ "PowerPC", "PPC", "ISD::ArgFlagsTy" ]

PPCMachineFunctionInfo10

isLiveInSExt

PowerPC

CPU

LLVM

1,875

49

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "PowerPC" ]

PPCGenScalarMASSEntries

getAnalysisUsage

PowerPC

CPU

LLVM

1,876

20

1

[]

[ "<s>", "void", "HexagonFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", ...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "Hexagon", "Hexagon" ]

HexagonFrameLowering62

determineFrameLayout

Hexagon

DSP

LLVM

1,877

105

1

[]

[ "<s>", "bool", "DeadCodeElimination", "::", "collect", "(", ")", "{", "LiveNodes", ".", "clear", "(", ")", ";", "SetVector", "<", "NodeId", ">", "WorkQ", ";", "for", "(", "NodeAddr", "<", "BlockNode", "*", ">", "BA", ":", "DFG", ".", "getFunc", "(", ...

[ "Analyze", "the", "given", "instruction", "MI", "and", "fill", "in", "the", "Uses", ",", "Defs", "and", "DeadDefs", "list", "based", "on", "the", "MachineOperand", "flags", "." ]

[ "Hexagon", "\"Live nodes:\\n\"", "\"\\n\"", "\"Dead instr: \"", "\"\\n\"" ]

RDFDeadCode8

collect

Hexagon

DSP

LLVM

1,878

422

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Mips Hazard Schedule\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Mips", "\"Mips Hazard Schedule\"" ]

MipsHazardSchedule2

getPassName

Mips

CPU

LLVM

1,879

13

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubta...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "\"SGPR spill should have been removed in SILowerSGPRSpills\"", "\"RegScavenger required if spilling\"" ]

SIFrameLowering24

processFunctionBeforeFrameFinalized

AMDGPU

GPU

LLVM

1,880

113

1

[]

[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "uns...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "X86", "X86", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "X86::TAILJMPm64", "X86::TAILJMPm", "0", "0", "3", "3", "32", "\"Requesting 64-bit offset in 32-bit immediate!\"", "3", "3", "3" ]

X86RegisterInfo43

eliminateFrameIndex

X86

CPU

LLVM

1,881

392

1

[]

[ "<s>", "NVPTXSubtarget", "&", "NVPTXSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "CPU", ".", "empty", "(", ")", "&&", "FS", ".", "size", "(", ")", ")", "llvm_unreachable", "(", "...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "\"we are not using FeatureStr\"", "\"sm_20\"", "0", "32" ]

NVPTXSubtarget (2)

initializeSubtargetDependencies

NVPTX

GPU

LLVM

1,882

68

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isOperandLegal", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpIdx", ",", "const", "MachineOperand", "*", "MO", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "...

[ "Check", "if", "MO", "is", "a", "legal", "operand", "if", "it", "was", "the", "OpIdx", "Operand", "for", "MI", "." ]

[ "AMDGPU", "SI", "1", "AMDGPU::NoRegister", "0" ]

SIInstrInfo30

isOperandLegal

AMDGPU

GPU

LLVM

1,883

344

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "AAP" ]

AAPAsmParser

isMem

AAP

MPU

LLVM

1,884

10

1

[]

[ "<s>", "bool", "aarch64_sve_prefetch_operand_p", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "struct", "aarch64_address_info", "addr", ";", "if", "(", "!", "aarch64_classify_address", "(", "&", "addr", ",", "op", ",", "mode", ",", "false", ",", ...

[ "Return", "true", "if", "OP", "is", "a", "valid", "address", "for", "an", "SVE", "PRF", "[", "BHWD", "]", "instruction", ",", "addressing", "memory", "of", "mode", "MODE", "." ]

[ "aarch64" ]

aarch641

aarch64_sve_prefetch_operand_p

aarch64

CPU

GCC

1,885

60

1

[]

[ "<s>", "int", "branch_dest", "(", "rtx", "branch", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "branch", ")", ";", "rtx", "dest", "=", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", "?", "SET_SRC", "(", "XVECEXP", "(", "pat", ",", "0", ",", ...

[ "Return", "the", "destination", "address", "of", "BRANCH", ".", "We", "need", "to", "use", "this", "instead", "of", "get_attr_length", ",", "because", "the", "cbranch_with_nops", "pattern", "conservatively", "sets", "its", "length", "to", "6", ",", "and", "we"...

[ "arc", "0", "0", "1", "2", "1", "0" ]

arc4

branch_dest

arc

MPU

GCC

1,886

99

1

[]

[ "<s>", "static", "bool", "mips_cfun_has_flexible_gp_ref_p", "(", "void", ")", "{", "if", "(", "TARGET_ABICALLS_PIC2", "&&", "!", "reload_completed", "&&", "crtl", "->", "uses_const_pool", ")", "return", "true", ";", "return", "mips_find_gp_ref", "(", "&", "cfun", ...

[ "Return", "true", "if", "the", "current", "function", "references", "the", "global", "pointer", ",", "but", "if", "those", "references", "do", "not", "inherently", "require", "the", "global", "pointer", "to", "be", "$", "28", ".", "Assume", "!", "mips_cfun_h...

[ "mips" ]

mips

mips_cfun_has_flexible_gp_ref_p

mips

CPU

GCC

1,887

35

1

[]

[ "<s>", "bool", "loongarch_14bit_shifted_offset_address_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "struct", "loongarch_address_info", "addr", ";", "return", "(", "loongarch_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ...

[ "Return", "true", "if", "X", "is", "a", "legitimate", "address", "with", "a", "14-bit", "offset", "shifted", "2", ".", "MODE", "is", "the", "mode", "of", "the", "value", "being", "accessed", "." ]

[ "loongarch" ]

loongarch

loongarch_14bit_shifted_offset_address_p

loongarch

CPU

GCC

1,888

63

1

[]

[ "<s>", "static", "void", "arm_option_print", "(", "FILE", "*", "file", ",", "int", "indent", ",", "struct", "cl_target_option", "*", "ptr", ")", "{", "int", "flags", "=", "ptr", "->", "x_target_flags", ";", "const", "char", "*", "fpu_name", ";", "fpu_name"...

[ "Implement", "TARGET_OPTION_PRINT", "." ]

[ "arm", "\"auto\"", "\"%*sselected isa %s\\n\"", "\"\"", "\"thumb2\"", "\"thumb1\"", "\"arm\"", "\"%*sselected architecture %s\\n\"", "\"\"", "\"%*sselected CPU %s\\n\"", "\"\"", "\"%*sselected tune %s\\n\"", "\"\"", "\"%*sselected fpu %s\\n\"", "\"\"" ]

arm

arm_option_print

arm

CPU

GCC

1,889

154

1

[]

[ "<s>", "bool", "CAHPInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "3", ")", "&&", "\"Invalid branch condition!\"", ")", ...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "CAHP", "CAHP", "3", "\"Invalid branch condition!\"", "0", "CAHP::BEQ", "0", "CAHP::BNE", "CAHP::BNE", "0", "CAHP::BEQ", "CAHP::BLT", "0", "CAHP::BLE", "CAHP::BLE", "0", "CAHP::BLT", "CAHP::BLTU", "0", "CAHP::BLEU", "CAHP::BLEU", "0", "CAHP::BLTU", "1", "2" ]

CAHPInstrInfo

reverseBranchCondition

CAHP

CPU

LLVM

1,890

205

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "add...

[ "ARM", "ARM", "ISD::MemIndexedMode", "ISD::SEXTLOAD", "ARM", "ISD::PRE_INC", "ISD::PRE_DEC" ]

ARMISelLowering101

getPreIndexedAddressParts

ARM

CPU

LLVM

1,891

286

1

[]

[ "<s>", "bool", "cris_constant_index_p", "(", "const_rtx", "x", ")", "{", "return", "(", "CRIS_CONSTANT_P", "(", "x", ")", "&&", "(", "!", "flag_pic", "||", "cris_valid_pic_const", "(", "x", ",", "true", ")", ")", ")", ";", "}", "</s>" ]

[ "No", "symbol", "can", "be", "used", "as", "an", "index", "(", "or", "more", "correct", ",", "as", "a", "base", ")", "together", "with", "a", "register", "with", "PIC", ";", "the", "PIC", "register", "must", "be", "there", "." ]

[ "cris" ]

cris

cris_constant_index_p

cris

MPU

GCC

1,892

28

1

[]

[ "<s>", "int", "sparc_split_reg_mem_legitimate", "(", "rtx", "reg", ",", "rtx", "mem", ")", "{", "gcc_assert", "(", "reload_completed", ")", ";", "if", "(", "!", "offsettable_memref_p", "(", "mem", ")", ")", "return", "0", ";", "if", "(", "(", "REGNO", "(...

[ "Return", "1", "if", "REG", "and", "MEM", "are", "legitimate", "enough", "to", "allow", "the", "various", "MEM", "<", "--", ">", "REG", "splits", "to", "be", "run", "." ]

[ "sparc", "0", "2", "0", "8", "0", "1" ]

sparc

sparc_split_reg_mem_legitimate

sparc

CPU

GCC

1,893

53

1

[]

[ "<s>", "bool", "X86AsmParser", "::", "processInstruction", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Ops", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "X86"...

[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]

[ "X86", "X86", "X86::VMOVZPQILo2PQIrr", "X86::VMOVAPDrr", "X86::VMOVAPDYrr", "X86::VMOVAPSrr", "X86::VMOVAPSYrr", "X86::VMOVDQArr", "X86::VMOVDQAYrr", "X86::VMOVDQUrr", "X86::VMOVDQUYrr", "X86::VMOVUPDrr", "X86::VMOVUPDYrr", "X86::VMOVUPSrr", "X86::VMOVUPSYrr", "X86II::isX86_64ExtendedR...

X86AsmParser (2)3

processInstruction

X86

CPU

LLVM

1,894

441

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", "||", "getTargetMachine", "(", ")", ".", "Options", ".", "DisableTailCalls", ")", "return",...

[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]

[ "X86", "X86" ]

X86ISelLowering (2)

mayBeEmittedAsTailCall

X86

CPU

LLVM

1,895

69

1

[]

[ "<s>", "rtx", "rs6000_internal_arg_pointer", "(", "void", ")", "{", "if", "(", "flag_split_stack", "&&", "(", "lookup_attribute", "(", "\"no_split_stack\"", ",", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", ")", "==", "NULL", ")", ")", "{", "if", "(", ...

[ "Return", "the", "internal", "arg", "pointer", "used", "for", "function", "incoming", "arguments", ".", "When", "-fsplit-stack", ",", "the", "arg", "pointer", "is", "r12", "so", "we", "need", "to", "copy", "it", "to", "a", "pseudo", "in", "order", "for", ...

[ "rs6000", "\"no_split_stack\"", "1", "12" ]

rs6000-call

rs6000_internal_arg_pointer

rs6000

CPU

GCC

1,896

129

1

[]

[ "<s>", "static", "wasm", "::", "ValType", "getType", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{", "if", "(", "RC", "==", "&", "WebAssembly", "::", "I32RegClass", ")", "return", "wasm", "::", "ValType", "::", "I32", ";", "if", "(", "RC", "=...

[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]

[ "WebAssembly", "wasm::ValType", "WebAssembly::I32RegClass", "wasm::ValType", "WebAssembly::I64RegClass", "wasm::ValType", "WebAssembly::F32RegClass", "wasm::ValType", "WebAssembly::F64RegClass", "wasm::ValType", "WebAssembly::V128RegClass", "wasm::ValType", "WebAssembly::EXTERNREFRegClass", ...

WebAssemblyMCInstLower1

getType

WebAssembly

Virtual ISA

LLVM

1,897

130

1

[]

[ "<s>", "static", "bool", "bfin_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "int", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "return", "size", ">", "2", "*", "UNITS_PER_WORD", "||", "si...

[ "Decide", "whether", "a", "type", "should", "be", "returned", "in", "memory", "(", "true", ")", "or", "in", "a", "register", "(", "false", ")", ".", "This", "is", "called", "by", "the", "macro", "RETURN_IN_MEMORY", "." ]

[ "bfin", "2", "1" ]

bfin

bfin_return_in_memory

bfin

DSP

GCC

1,898

33

1

[]

[ "<s>", "bool", "TMS320C64XTargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", ")", "{", "bool", "wantScheduleForm", ";", "switch", "(", "ClusterOpt", ")", "{", "default", ":", "wantScheduleForm", "=", "fal...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "TMS320C64X", "TMS320C64X", "TMS320C64X", "TMS320C64X", "TMS320C64X" ]

TMS320C64XTargetMachine

addPreRegAlloc

TMS320C64X

VLIW

LLVM

1,899

106

1

[]