The ALU performs both arithmetic and logical operations.

एएलयू (ALU) अंकगणितीय और तार्किक दोनों तरह के कार्य करता है।


गुणा एक जटिल प्रक्रिया है।


दशमलव प्रणाली में आधार 10 है।


A number can be represented by n-bit in many ways.

एक संख्या को कई तरीकों से n-बिट द्वारा दर्शाया जा सकता है।


The left most bit is sign, the right most n-1 bit is magnitude.

सबसे बायां बिट चिह्न है, सबसे दायां n-1 बिट परिमाण है।


We have seen how to represent an unsigned integer.

हमने देखा है कि एक अहस्ताक्षरित पूर्णांक को कैसे दर्शाया जाए।


मान लीजिए हमारे पास 3-बिट बाइनरी a2 a1 a0 है।


The properties of this representation are important.

इस प्रतिनिधित्व के गुण महत्वपूर्ण हैं।


Convert 110 2 (+6 10) to a negative number.

110 2 (+6 10) को एक ऋणात्मक संख्या में बदलें।


Subtraction is performed by adding the two's complement.

घटाव दो के पूरक को जोड़कर किया जाता है।


The overflow rule is crucial in arithmetic.

अंकगणित में अतिप्रवाह नियम महत्वपूर्ण है।


Multiplication firstly generates partial products.

गुणा सबसे पहले आंशिक उत्पादों को उत्पन्न करता है।


Booth's algorithm is a well-known method.

बूथ का एल्गोरिदम एक प्रसिद्ध विधि है।


The algorithm is as follows for unsigned integer divide.

अहस्ताक्षरित पूर्णांक विभाजन के लिए एल्गोरिदम इस प्रकार है।


Very large and very small numbers can be represented using scientific notation.

बहुत बड़ी और बहुत छोटी संख्याओं को वैज्ञानिक संकेतन का उपयोग करके दर्शाया जा सकता है।


The IEEE standard defines both a 32-bit single and a 64-bit double format.

IEEE मानक 32-बिट सिंगल और 64-बिट डबल दोनों प्रारूपों को परिभाषित करता है।


For addition and subtraction, it is necessary for both operands to have the same exponent.

जोड़ और घटाव के लिए, दोनों ऑपरेंड का एक ही घातांक होना आवश्यक है।


The multiplication and division are simpler than addition and subtraction.

गुणा और भाग जोड़ और घटाव से सरल हैं।


The rounding policy affects the precision of the result.

राउंडिंग नीति परिणाम की सटीकता को प्रभावित करती है।


Denormalized numbers are included in IEEE 754 to handle E underflow.

E अंडरफ़्लो को संभालने के लिए IEEE 754 में विसामान्यीकृत संख्याएँ शामिल हैं।


मूल तत्व लॉजिक गेट हैं।


A combinational logic circuit has no memory, output is the function of input only.

एक संयोजी तर्क सर्किट में कोई स्मृति नहीं होती है, आउटपुट केवल इनपुट का कार्य होता है।


अनुक्रमिक तर्क को क्लॉकिंग की आवश्यकता होती है।


An asynchronous logic circuit has no central clock, hence it can be much faster than synchronous circuits.

एक अतुल्यकालिक तर्क सर्किट में कोई केंद्रीय घड़ी नहीं होती है, इसलिए यह तुल्यकालिक सर्किटों की तुलना में बहुत तेज़ हो सकता है।


The level of abstraction is a key concept in designing and implementing a complex system.

एब्स्ट्रैक्शन का स्तर एक जटिल प्रणाली को डिजाइन और लागू करने में एक महत्वपूर्ण अवधारणा है।


The physical components of a computer in the present are based on electronic circuits.

वर्तमान में एक कंप्यूटर के भौतिक घटक इलेक्ट्रॉनिक सर्किट पर आधारित हैं।


The circuits can be regarded as logic gates.

सर्किट को लॉजिक गेट के रूप में माना जा सकता है।


The complete set of gates is composed of: AND, OR, NOT gates.

गेट का पूरा सेट इन से बना है: AND, OR, NOT गेट।


Logic gates are used to build larger "functional units" which are the building blocks of a computer.

लॉजिक गेट का उपयोग बड़े "कार्यात्मक इकाइयों" के निर्माण के लिए किया जाता है जो एक कंप्यूटर के बिल्डिंग ब्लॉक हैं।


There are two types of logic gates, one with memory and one without.

लॉजिक गेट दो प्रकार के होते हैं, एक मेमोरी के साथ और एक बिना।


To create memory, the output is fed back to input.

मेमोरी बनाने के लिए, आउटपुट को इनपुट पर वापस फीड किया जाता है।


The resulting circuit is called sequential logic.

परिणामी सर्किट को अनुक्रमिक तर्क कहा जाता है।


A sequential logic circuit is the logic gate with memory.

एक अनुक्रमिक तर्क सर्किट मेमोरी वाला लॉजिक गेट है।


मूल तत्व को फ्लिप-फ्लॉप कहा जाता है।


There are many types of flip-flop such as RS, JK, T and D-type flip-flop.

आरएस, जेके, टी और डी-प्रकार के फ्लिप-फ्लॉप जैसे कई प्रकार के फ्लिप-फ्लॉप हैं।


अनुक्रमिक सर्किट में "स्टेट्स" होते हैं।


The output depends on both inputs and states.

आउटपुट इनपुट और स्टेट्स दोनों पर निर्भर करता है।


It is a rule of thumb for design engineers to use synchronous logic because it is much simpler to design and to debug.

डिजाइन इंजीनियरों के लिए सिंक्रोनस लॉजिक का उपयोग करना एक नियम है क्योंकि इसे डिजाइन करना और डीबग करना बहुत आसान है।


An example of asynchronous design illustrates the point above.

अतुल्यकालिक डिजाइन का एक उदाहरण उपरोक्त बिंदु को दर्शाता है।


Presently due to the advancement of asynchronous design methodology and the promise of very high speed (and low power consumption) the asynchronous design is coming back.

वर्तमान में अतुल्यकालिक डिजाइन पद्धति के विकास और बहुत अधिक गति (और कम बिजली की खपत) के वादे के कारण, अतुल्यकालिक डिजाइन वापस आ रहा है।


Table 2.2 shows some of the most frequently used addressing found in most processors.

सारणी 2.2 अधिकांश प्रोसेसर में पाए जाने वाले सबसे अधिक इस्तेमाल किए जाने वाले एड्रेसिंग मोड को दर्शाती है।


Assembly language is the 'lingua franca' to talk to the underlying hardware.

असेम्बली भाषा अंतर्निहित हार्डवेयर से बात करने के लिए 'लिंगुआ फ्रैंका' है।


It is becoming less and less necessary for a programmer to program in an assembly language.

एक प्रोग्रामर के लिए असेम्बली भाषा में प्रोग्राम करना अब कम और कम ज़रूरी होता जा रहा है।


A programmer who creates these types of programs needs to use assembly language.

इस प्रकार के प्रोग्राम बनाने वाले प्रोग्रामर को असेम्बली भाषा का उपयोग करने की आवश्यकता होती है।


For a computer architect, an assembly language is the 'interface' to the hardware functions.

एक कंप्यूटर आर्किटेक्ट के लिए, असेम्बली भाषा हार्डवेयर कार्यों का 'इंटरफ़ेस' है।


During this course, we will talk about the innards of computers, their organization, how each unit works.

इस पाठ्यक्रम के दौरान, हम कंप्यूटर के अंदरूनी हिस्सों, उनके संगठन और प्रत्येक इकाई के काम करने के तरीके के बारे में बात करेंगे।


To study computer architecture, we need to understand assembly language.

कंप्यूटर आर्किटेक्चर का अध्ययन करने के लिए, हमें असेम्बली भाषा को समझने की आवश्यकता है।


This introduction will concentrate on principles of assembly language programming.

यह परिचय असेम्बली भाषा प्रोग्रामिंग के सिद्धांतों पर केंद्रित होगा।


We will use a real CPU, Motorola 6800, as our example.

हम अपने उदाहरण के रूप में एक वास्तविक CPU, मोटोरोला 6800 का उपयोग करेंगे।


इसे 20 साल से भी पहले डिज़ाइन किया गया था।


It has a simple instruction set and is easy to understand.

इसमें एक सरल निर्देश सेट है और इसे समझना आसान है।


We use real CPU because it shows the complexity of the real device.

हम वास्तविक CPU का उपयोग करते हैं क्योंकि यह वास्तविक डिवाइस की जटिलता को दर्शाता है।


The machine model of Motorola 6800 shows the resource in the view of an assembly language programmer.

मोटोरोला 6800 का मशीन मॉडल एक असेम्बली भाषा प्रोग्रामर के दृष्टिकोण से संसाधन को दर्शाता है।


This microprocessor is composed of two 8-bit accumulators ACCA and ACCB.

यह माइक्रोप्रोसेसर दो 8-बिट संचायकों ACCA और ACCB से बना है।


It has two 16-bit registers, which can perform indexing: X and SP.

इसमें दो 16-बिट रजिस्टर हैं, जो इंडेक्सिंग कर सकते हैं: X और SP।


The conditional flags reside in the 8-bit condition code register.

शर्तिया झंडे 8-बिट कंडीशन कोड रजिस्टर में रहते हैं।


The address space is 64K bytes (address 16-bit).

एड्रेस स्पेस 64K बाइट्स (एड्रेस 16-बिट) है।


In general, instructions can be grouped into 5 categories.

सामान्य तौर पर, निर्देशों को 5 श्रेणियों में बांटा जा सकता है।


These are instructions that manipulate the index register.

ये ऐसे निर्देश हैं जो इंडेक्स रजिस्टर में हेरफेर करते हैं।


Addressing modes are: Direct mode, sometimes called "Absolute".

एड्रेसिंग मोड हैं: डायरेक्ट मोड, जिसे कभी-कभी "एब्सोल्यूट" कहा जाता है।


speedup by parallelization, Amdalh's law predicts that speedup will be limited by the sequential part of the program.

समानांतरण द्वारा गति में वृद्धि, एमडाहल का नियम भविष्यवाणी करता है कि गति में वृद्धि कार्यक्रम के क्रमिक भाग तक सीमित रहेगी।


कुछ संख्यात्मक उदाहरण देखते हैं।


Example: A computer has an enhancement with 10 times speedup.

उदाहरण: एक कंप्यूटर में 10 गुना गति वृद्धि के साथ एक संवर्धन है।


That enhancement is used only 40% of the time.

उस संवर्धन का उपयोग केवल 40% समय के लिए किया जाता है।


कुल गति वृद्धि क्या है?


Please note that Amdalh's law applies only with the problem of fixed size.

कृपया ध्यान दें कि एमडाहल का नियम केवल निश्चित आकार की समस्या पर लागू होता है।


When problem size can be scaled up to use available resources, Amdalh's law doesn't applied.

जब समस्या के आकार को उपलब्ध संसाधनों का उपयोग करने के लिए बढ़ाया जा सकता है, तो एमडाहल का नियम लागू नहीं होता है।


This is why the massively parallel machine is still possible.

यही कारण है कि बड़े पैमाने पर समानांतर मशीन अभी भी संभव है।


Example: Comparing CPU A and CPU B, A with "compare then branch" instruction sequence, B has special combined "compare&branch".

उदाहरण: CPU A और CPU B की तुलना करते हुए, A में "तुलना करें फिर शाखा" अनुदेश अनुक्रम है, जबकि B में विशेष संयुक्त "तुलना और शाखा" है।


A में 25% 18 तेज़ घड़ी है।


For CPU A, 20% of instruction is "branch" and hench another 20% is the accompanied "compare".

CPU A के लिए, 20% निर्देश "शाखा" है और फिर 20% "तुलना" है।


"Branch" takes 2 clocks and all other instructions take 1 clock.

"शाखा" 2 क्लॉक लेती है और अन्य सभी निर्देश 1 क्लॉक लेते हैं।


"तुलना और शाखा" 2 क्लॉक लेती है।


दोनों CPU एक ही प्रोग्राम चलाते हैं।


कौन तेज़ है?


CPU time A = num. of instruction A  CPI A  cycletime A = n.o.i A  (( .20  2 ) + ( .8  1 ) )  cycletime A = 1.2  n.o.i  cycletime A

CPU समय A = निर्देशों की संख्या A  CPI A  चक्रसमय A = n.o.i A  (( .20  2 ) + ( .8  1 ) )  चक्रसमय A = 1.2  n.o.i  चक्रसमय A


Therefore A, with shorter cycle time, is faster than B, which executes fewer instructions.

इसलिए, A, कम चक्र समय के साथ, B से तेज़ है, जो कम निर्देश निष्पादित करता है।


Now if the designer reworks CPU B and reduces the clock cycle time so that now A cycle time is only 10% faster.

अब यदि डिज़ाइनर CPU B पर फिर से काम करता है और घड़ी चक्र समय को कम करता है ताकि अब A का चक्र समय केवल 10% तेज़ हो।


तो अब CPU B तेज़ है।


Computer architecture is an exciting subject.

कंप्यूटर आर्किटेक्चर एक रोमांचक विषय है।


The rapid development of technology increases the speed of a processor by 60 % every year continuously for 20 years.

प्रौद्योगिकी का तेजी से विकास हर साल लगातार 20 वर्षों तक प्रोसेसर की गति को 60% तक बढ़ाता है।


This translates into a factor of more than 1,000 times speed improvement of computer systems from 1980-2000.

इसका मतलब है कि 1980-2000 तक कंप्यूटर सिस्टम की गति में 1,000 गुना से अधिक सुधार हुआ है।


In my life time, I have witnessed the key development of this technology and the important discoveries in this field so often that it almost becomes a part of every life!

अपने जीवनकाल में, मैंने इस तकनीक के प्रमुख विकास और इस क्षेत्र में महत्वपूर्ण खोजों को इतनी बार देखा है कि यह लगभग हर जीवन का हिस्सा बन गया है!


It is difficult to find the advancement of this scale in other fields.

अन्य क्षेत्रों में इस पैमाने की प्रगति को खोजना मुश्किल है।


Teaching computer architecture is extremely rewarding and at the same time can be exhausting as the subject itself evolved at such a rapid rate.

कंप्यूटर आर्किटेक्चर पढ़ाना बेहद फायदेमंद है और साथ ही थका देने वाला भी हो सकता है क्योंकि विषय स्वयं इतनी तेजी से विकसित हुआ है।


My experience in teaching the subject is that students learn best by "doing", playing with the design.

विषय को पढ़ाने का मेरा अनुभव यह है कि छात्र 'करके', डिजाइन के साथ खेलकर सबसे अच्छा सीखते हैं।


In the past, performing the experiments with computer design is difficult.

अतीत में, कंप्यूटर डिजाइन के साथ प्रयोग करना मुश्किल है।


However, as our knowledge in computer design grows, we are able to understand and model its behaviour more accurately and more easily.

हालांकि, जैसे-जैसे कंप्यूटर डिजाइन में हमारा ज्ञान बढ़ता है, हम इसके व्यवहार को अधिक सटीक और आसानी से समझने और मॉडल करने में सक्षम होते हैं।


We are able to develop simple tools that can simulate approximate behaviour of various parts of computer systems without too much difficulty.

हम सरल उपकरण विकसित करने में सक्षम हैं जो बहुत अधिक कठिनाई के बिना कंप्यूटर सिस्टम के विभिन्न हिस्सों के अनुमानित व्यवहार का अनुकरण कर सकते हैं।


The tools can change the way we learn about computer architecture.

उपकरण कंप्यूटर आर्किटेक्चर के बारे में सीखने के तरीके को बदल सकते हैं।


These tools are simulators at different levels.

ये उपकरण विभिन्न स्तरों पर सिम्युलेटर हैं।


At the program-level, a program profiler enable us to see how different parts of the program spend their times.

प्रोग्राम-स्तर पर, एक प्रोग्राम प्रोफाइलर हमें यह देखने में सक्षम बनाता है कि प्रोग्राम के विभिन्न भाग अपना समय कैसे व्यतीत करते हैं।


At the instruction-level, the simulator exposes the execution of machine instructions and the frequency of their use.

निर्देश-स्तर पर, सिम्युलेटर मशीन निर्देशों के निष्पादन और उनके उपयोग की आवृत्ति को उजागर करता है।


The lower- level down to the level of machine organisation can illustrate the inner working of a processor and let us understand how each component cooperates to achieve performance under different constraints.

मशीन संगठन के स्तर तक का निचला स्तर एक प्रोसेसर के आंतरिक कामकाज को चित्रित कर सकता है और हमें यह समझने देता है कि विभिन्न बाधाओं के तहत प्रदर्शन प्राप्त करने के लिए प्रत्येक घटक कैसे सहयोग करता है।


All these tools enable us to learn with great clarity.

ये सभी उपकरण हमें बहुत स्पष्टता के साथ सीखने में सक्षम बनाते हैं।


This book explains various parts of modern computer systems.

यह पुस्तक आधुनिक कंप्यूटर सिस्टम के विभिन्न भागों की व्याख्या करती है।


Beginning with the basic organisation and extend it to incorporate performance enhancement features such as pipeline, multiple functional units and vector units.

मूल संगठन से शुरू होकर, इसे पाइपलाइन, कई कार्यात्मक इकाइयों और वेक्टर इकाइयों जैसी प्रदर्शन वृद्धि सुविधाओं को शामिल करने के लिए विस्तारित करें।


This book compiles many ideas of performance enhancement of modern processors, for example, speculative execution and the revival of the very long instruction word (VLIW) processors.

यह पुस्तक आधुनिक प्रोसेसर के प्रदर्शन वृद्धि के कई विचारों को संकलित करती है, उदाहरण के लिए, सट्टा निष्पादन और बहुत लंबे निर्देश शब्द (VLIW) प्रोसेसर का पुनरुद्धार।


The explanation at each step is accompanied with design examples and the executable model for students to experiment with.

प्रत्येक चरण में स्पष्टीकरण के साथ डिजाइन उदाहरण और छात्रों के प्रयोग के लिए निष्पादन योग्य मॉडल दिया गया है।


The clock speed of the processor is a critical factor in its performance.

प्रोसेसर की क्लॉक स्पीड उसके प्रदर्शन में एक महत्वपूर्ण कारक है।


Code scheduling aims to optimize the use of processor cycles.

कोड शेड्यूलिंग का लक्ष्य प्रोसेसर चक्रों का अनुकूलन करना है।


Loop unrolling can reduce the overhead of control flow.

लूप अनरोलिंग नियंत्रण प्रवाह के ओवरहेड को कम कर सकता है।


Instruction-level parallelism is crucial for modern processors.

आधुनिक प्रोसेसर के लिए निर्देश-स्तर समानांतरता महत्वपूर्ण है।


Dynamic scheduling techniques help to reduce stalls in the pipeline.

डायनेमिक शेड्यूलिंग तकनीकें पाइपलाइन में स्टाल को कम करने में मदद करती हैं।


The scoreboard is a hardware technique for out-of-order execution.

स्कोरबोर्ड आउट-ऑफ-ऑर्डर निष्पादन के लिए एक हार्डवेयर तकनीक है।


Tomasulo's algorithm is another dynamic scheduling method.

टोमासुलो का एल्गोरिदम एक और गतिशील शेड्यूलिंग विधि है।


Superscalar processors execute multiple instructions per cycle.

सुपरस्केलर प्रोसेसर प्रति चक्र कई निर्देशों को निष्पादित करते हैं।


VLIW architectures rely on compilers for instruction scheduling.

VLIW आर्किटेक्चर निर्देश शेड्यूलिंग के लिए संकलक पर निर्भर करते हैं।


Trace scheduling is used to find parallelism across conditional branches.

ट्रैक शेड्यूलिंग का उपयोग सशर्त शाखाओं में समानांतरता खोजने के लिए किया जाता है।


The company announced a new product launch.

कंपनी ने एक नए उत्पाद लॉन्च की घोषणा की।


She enjoys reading books in her free time.

वह अपने खाली समय में किताबें पढ़ना पसंद करती है।


The weather forecast predicts rain for tomorrow.

मौसम विभाग कल बारिश की भविष्यवाणी करता है।


क्या आप कृपया मुझे नमक दे सकते हैं?


वह एक बहुत ही प्रतिभाशाली संगीतकार है।


The government is working on new economic policies.

सरकार नई आर्थिक नीतियों पर काम कर रही है।


The conference will be held next month in Delhi.

सम्मेलन अगले महीने दिल्ली में आयोजित किया जाएगा।


वह तीन भाषाओं में धाराप्रवाह है।


The project is facing some unexpected challenges.

परियोजना को कुछ अप्रत्याशित चुनौतियों का सामना करना पड़ रहा है।


The rapid advancement of technology is changing the world.

प्रौद्योगिकी की तीव्र प्रगति दुनिया को बदल रही है।


The processor design is aimed to be as simple as possible so that students can understand it easily.

प्रोसेसर डिज़ाइन का लक्ष्य जितना संभव हो सके उतना सरल रखना है ताकि छात्र इसे आसानी से समझ सकें।


The instruction format is 16-bit fixed length.

निर्देश प्रारूप 16-बिट निश्चित लंबाई का है।


The address space is 10-bit, i.e. it has 1024 16-bit words.

एड्रेस स्पेस 10-बिट है, यानी इसमें 1024 16-बिट शब्द हैं।


It has 8 general purpose registers (R0.. R7).

इसमें 8 सामान्य प्रयोजन रजिस्टर (R0.. R7) हैं।


The register bank has one write port, two read ports.

रजिस्टर बैंक में एक राइट पोर्ट, दो रीड पोर्ट हैं।


डेटापाथ 16 बिट का है।


The ALU can perform {add, cmp, inc, sub1} and stores the output in a temporary T register.

एएलयू {जोड़ें, सीएमपी, इंक, सब1} कर सकता है और आउटपुट को एक अस्थायी टी रजिस्टर में संग्रहीत करता है।


The instruction register IR stores the instruction to be decoded.

निर्देश रजिस्टर आईआर को डिकोड किए जाने वाले निर्देश को संग्रहीत करता है।


IR is also connected to the control unit CU.

आईआर को कंट्रोल यूनिट सीयू से भी जोड़ा गया है।


The interface units to the memory consisted of a memory address register (MAR), and a memory data register (MDR).

मेमोरी के इंटरफेस यूनिट में एक मेमोरी एड्रेस रजिस्टर (एमएआर) और एक मेमोरी डेटा रजिस्टर (एमडीआर) शामिल थे।


The program counter, PC, stores the current instruction address and can be incremented by 1 for the next instruction.

प्रोग्राम काउंटर, पीसी, वर्तमान निर्देश पते को संग्रहीत करता है और अगले निर्देश के लिए 1 से बढ़ाया जा सकता है।


There are one long format (L-format) and one short format (S-format) for instructions.

निर्देशों के लिए एक लंबा प्रारूप (एल-प्रारूप) और एक छोटा प्रारूप (एस-प्रारूप) है।


One opcode in L-format is used to designate the different format which has the additional field for more opcodes.

एल-प्रारूप में एक ऑपकोड का उपयोग विभिन्न प्रारूप को निर्दिष्ट करने के लिए किया जाता है जिसमें अधिक ऑपकोड के लिए अतिरिक्त फ़ील्ड होता है।


In S- format, the operands are registers, therefore there are enough room for more bits to encode the extended opcode.

एस-प्रारूप में, ऑपरेंड रजिस्टर हैं, इसलिए विस्तारित ऑपकोड को एन्कोड करने के लिए अधिक बिट्स के लिए पर्याप्त जगह है।


One opcode (7) denotes the extension of opcode from L-format to S-format.

एक ऑपकोड (7) एल-प्रारूप से एस-प्रारूप तक ऑपकोड के विस्तार को दर्शाता है।


निर्देश में दो प्रारूप हैं।


A field in an instruction is denoted name:length.

एक निर्देश में एक फ़ील्ड को नाम:लंबाई के रूप में दर्शाया गया है।


The jump instruction has seven conditions: always, equal, not equal, less than, less than or equal, greater than or equal, greater than.

जंप निर्देश में सात शर्तें हैं: हमेशा, बराबर, बराबर नहीं, कम से कम, कम या बराबर, अधिक या बराबर, अधिक।


We study the operation of a hypothetical CPU in details, at the level of events happening every clock cycle when the CPU executes an instruction.

हम एक काल्पनिक सीपीयू के संचालन का विस्तार से अध्ययन करते हैं, उन घटनाओं के स्तर पर जो हर क्लॉक चक्र में होती हैं जब सीपीयू एक निर्देश निष्पादित करता है।


मेमोरी में 1024 16-बिट शब्द हैं।


The accuracy of the prediction can be increased by increasing the state of the history bit.

भविष्यवाणी की सटीकता को इतिहास बिट की स्थिति बढ़ाकर बढ़ाया जा सकता है।


Figure 6.3 shows one possible arrangement for the prediction states with 2 bits.

चित्र 6.3 दो बिट्स के साथ भविष्यवाणी राज्यों के लिए एक संभावित व्यवस्था दिखाता है।


The prediction by BHT is not very accurate, as the information stored in BHT is limited.

BHT द्वारा की गई भविष्यवाणी बहुत सटीक नहीं है, क्योंकि BHT में संग्रहीत जानकारी सीमित है।


To improve the accuracy of prediction more information about the address of the jump instruction and the address of the destination of jump is required.

भविष्यवाणी की सटीकता में सुधार करने के लिए जंप निर्देश के पते और जंप के गंतव्य के पते के बारे में अधिक जानकारी की आवश्यकता होती है।


We need to know what address to fetch by the end of IF.

हमें यह जानने की आवश्यकता है कि IF के अंत तक कौन सा पता लाना है।


If the instruction is a branch and we know what the next PC is, we can have zero stall on branch.

यदि निर्देश एक शाखा है और हम जानते हैं कि अगला PC क्या है, तो हम शाखा पर शून्य ठहराव रख सकते हैं।


The main idea is to use a cache memory to store PC of instruction fetched and its predicted next PC and history bit.

मुख्य विचार निर्देश के लाए गए PC और उसके अनुमानित अगले PC और इतिहास बिट को संग्रहीत करने के लिए एक कैश मेमोरी का उपयोग करना है।


Another way to reduce the stall cycle caused by the branch is to change the semantic of the jump instruction.

शाखा के कारण होने वाले ठहराव चक्र को कम करने का एक और तरीका जंप निर्देश के अर्थ को बदलना है।


The jump instruction is "delayed" i.e. caused the actual jump by some amount of clock (equal to stall cycle).


The instruction can be taken from the above, from the target, and from the fall through.

निर्देश को ऊपर से, लक्ष्य से और गिरावट से लिया जा सकता है।


The delay slot is filled by the instruction "above" the branch instruction.

विलंब स्लॉट को शाखा निर्देश के


The delay slot is filled by the instruction at the destination.

विलंब स्लॉट को गंतव्य पर निर्देश द्वारा भरा जाता है।


The delay slot is filled with the instruction from the target address, similar to "from target" but the direction of branch is forward.

विलंब स्लॉट को लक्ष्य पते से निर्देश से भरा जाता है,


There are several considerations which choice of instruction scheduling is suitable.

कई विचार हैं जो निर्देश शेड्यूलिंग के विकल्प के लिए उपयुक्त हैं।


Using from target, branch taken should be of high probability.

लक्ष्य से उपयोग करते हुए, शाखा को उच्च संभावना का होना चाहिए।


One delay slot can be filled with useful instruction about 50% of the time.

एक विलंब स्लॉट को लगभग 50% समय उपयोगी निर्देश से भरा जा सकता है।


For simple operations such as integer arithmetic this is possible.

सरल संचालन जैसे पूर्णांक अंकगणित के लिए यह संभव है।


However, there are several operations especially floating-point arithmetic that takes many cycles to complete.

हालांकि, कई ऑपरेशन हैं, खासकर फ्लोटिंग-पॉइंट अंकगणित, जिन्हें पूरा होने में कई चक्र लगते हैं।


The pipeline for the FP multiplier is shows in Fig 6.5.

FP गुणक के लिए पाइपलाइन चित्र 6.5 में दिखाई गई है।


Similarly for a floating-point addition, the following steps are performed:

इसी तरह, फ्लोटिंग-पॉइंट जोड़ के लिए, निम्नलिखित चरण किए जाते हैं:


The above states cannot be merged as both MAR and MDR is on the same internal bus.

उपरोक्त अवस्थाओं को मिलाया नहीं जा सकता क्योंकि MAR और MDR दोनों एक ही आंतरिक बस पर हैं।


If two internal bus are available then these states can be merged into one.

यदि दो आंतरिक बस उपलब्ध हैं तो इन अवस्थाओं को एक में मिलाया जा सकता है।


The register bank already has two read ports.

रजिस्टर बैंक में पहले से ही दो रीड पोर्ट हैं।


The states 3 of both instructions can be shared if R0 == R2.

दोनों निर्देशों की अवस्था 3 को साझा किया जा सकता है यदि R0 == R2।


We can do that by changing the opcode format to use fixed field encoding.

हम ऐसा ऑपकोड प्रारूप को बदलकर कर सकते हैं ताकि निश्चित फ़ील्ड एन्कोडिंग का उपयोग किया जा सके।


Moving the field R2 to the same field as R0, bit 1210, and move the field xop to the back.

फ़ील्ड R2 को R0 के समान फ़ील्ड में ले जाना, बिट 1210, और फ़ील्ड xop को पीछे ले जाना।


Charing two states reduces the number of states, which reduces the complexity of the circuits.

दो अवस्थाओं को साझा करने से अवस्थाओं की संख्या कम हो जाती है, जिससे सर्किट की जटिलता कम हो जाती है।


Another example of sharing states, for "add" and "inc", the states 2 of both instructions can be shared.

"add" और "inc" के लिए, अवस्थाओं को साझा करने का एक और उदाहरण, दोनों निर्देशों की अवस्था 2 को साझा किया जा सकता है।


हम एक एकल प्रारूप माइक्रोवर्ड का उपयोग करते हैं।


The fields are as follows : Dest, Src : specify destination and source for internal bus.

फ़ील्ड इस प्रकार हैं: Dest, Src: आंतरिक बस के लिए गंतव्य और स्रोत निर्दिष्ट करें।


Where MRDY is the memory ready signal (ignore in the simulator, assume no wait), Decode is a combination circuit that set microPC correctly to the appropriate address of the microprogram for the opcode.

जहां MRDY मेमोरी रेडी सिग्नल है (सिम्युलेटर में अनदेखा करें, कोई प्रतीक्षा न मानें), डिकोड एक संयोजन सर्किट है जो ऑपकोड के लिए माइक्रोप्रोग्राम के उचित पते पर माइक्रोपीसी को सही ढंग से सेट करता है।


Totally there are 29 microwords to implement the instruction set of S1.

S1 के निर्देश सेट को लागू करने के लिए कुल 29 माइक्रोवर्ड हैं।


The memory read/write step has "wait for memory ready" state.

मेमोरी रीड/राइट चरण में "मेमोरी रेडी के लिए प्रतीक्षा करें" अवस्था है।


Because the use of cache memory, one can assume 0 clock waiting for memory ready when cache hits and more than 10 clocks for a miss penalty.

कैश मेमोरी के उपयोग के कारण, कोई भी कैश हिट होने पर मेमोरी रेडी के लिए 0 क्लॉक और मिस पेनल्टी के लिए 10 से अधिक क्लॉक मान सकता है।


Let us go through the execution of one instruction.

आइए एक निर्देश के निष्पादन से गुजरते हैं।


The instruction fetch starts with 0: MAR = PC.

निर्देश फ़ेच 0 से शुरू होता है: MAR = PC।


Dest and Src of the internal bus MAR and PC, then wait for memory to fill in MDR.

आंतरिक बस MAR और PC का Dest और Src, फिर MDR भरने के लिए मेमोरी की प्रतीक्षा करें।


Suppose the instruction is "load", the microprogram go to location 2 (load) and the following sequence occurs.

मान लीजिए कि निर्देश "load" है, माइक्रोप्रोग्राम स्थान 2 (load) पर जाता है और निम्नलिखित क्रम होता है।


The register is selected by IR:R0 and Dest and Src of internal bus are R and MDR.

रजिस्टर को IR:R0 द्वारा चुना जाता है और आंतरिक बस का Dest और Src R और MDR हैं।


कुल मिलाकर माइक्रोप्रोग्राम 29 शब्द हैं।


The processor's architecture is designed for efficient vector computations.

प्रोसेसर की वास्तुकला कुशल वेक्टर गणनाओं के लिए डिज़ाइन की गई है।


Speculative execution can improve performance by executing instructions before their conditions are known.

अनुमानित निष्पादन निर्देशों को उनकी शर्तों के ज्ञात होने से पहले निष्पादित करके प्रदर्शन में सुधार कर सकता है।


Vector machines utilize pipelining to process multiple data elements simultaneously.

वेक्टर मशीनें एक साथ कई डेटा तत्वों को संसाधित करने के लिए पाइपलाइनिंग का उपयोग करती हैं।


The compiler optimizes code for vector processing to enhance performance.

संकलक प्रदर्शन को बढ़ाने के लिए वेक्टर प्रसंस्करण के लिए कोड को अनुकूलित करता है।


Branch prediction is a technique used to reduce the impact of conditional branches.

ब्रांच प्रेडिक्शन एक ऐसी तकनीक है जिसका उपयोग सशर्त शाखाओं के प्रभाव को कम करने के लिए किया जाता है।


The Pentium processor has a five-stage pipeline.

पेंटियम प्रोसेसर में पांच चरणों वाली पाइपलाइन है।


Vector registers store multiple data elements for parallel processing.

वेक्टर रजिस्टर समानांतर प्रसंस्करण के लिए कई डेटा तत्वों को संग्रहीत करते हैं।


Memory bandwidth is crucial for the performance of vector machines.

वेक्टर मशीनों के प्रदर्शन के लिए मेमोरी बैंडविड्थ महत्वपूर्ण है।


Interleaving memory modules can increase memory bandwidth.

मेमोरी मॉड्यूल को इंटरलीविंग करने से मेमोरी बैंडविड्थ बढ़ सकती है।


The example illustrates how speculative execution can improve performance.

उदाहरण बताता है कि कैसे अनुमानित निष्पादन प्रदर्शन में सुधार कर सकता है।


The program uses a loop to iterate through a data structure.

कार्यक्रम एक डेटा संरचना के माध्यम से पुनरावृति करने के लिए एक लूप का उपयोग करता है।


Functional units are essential components of a processor.

कार्यात्मक इकाइयाँ एक प्रोसेसर के आवश्यक घटक हैं।


The control flow of the program is as follows.

कार्यक्रम का नियंत्रण प्रवाह इस प्रकार है।


The machine can issue branch and floating-point instructions out of order.

मशीन शाखा और फ्लोटिंग-पॉइंट निर्देशों को क्रम से बाहर जारी कर सकती है।


The vector processor performs operations on vectors.

वेक्टर प्रोसेसर वेक्टर पर संचालन करता है।


The design of the memory system is critical for performance.

मेमोरी सिस्टम का डिज़ाइन प्रदर्शन के लिए महत्वपूर्ण है।


The compiler schedules the loads as soon as possible.

संकलक जल्द से जल्द लोड को शेड्यूल करता है।


The inner loop is unrolled twice to improve efficiency.

दक्षता में सुधार के लिए आंतरिक लूप को दो बार अनरोल किया जाता है।


The processor uses a branch target buffer (BTB).

प्रोसेसर एक ब्रांच टारगेट बफर (बीटीबी) का उपयोग करता है।


The program branches out in cycle three if ep2 == NIL.

यदि ep2 == NIL है, तो कार्यक्रम तीसरे चक्र में शाखा करता है।


The vector machine significantly reduces dynamic instruction bandwidth.

वेक्टर मशीन गतिशील निर्देश बैंडविड्थ को काफी कम कर देती है।


Pipeline stalls are required only once per vector operation.

पाइपलाइन स्टॉल केवल एक बार प्रति वेक्टर ऑपरेशन की आवश्यकता होती है।


The execution time of S1v can be greatly reduced by using chaining.

चेनिंग का उपयोग करके S1v का निष्पादन समय बहुत कम किया जा सकता है।


To use the vector unit, the program must be vectorised.

वेक्टर यूनिट का उपयोग करने के लिए, प्रोग्राम को वेक्टरित किया जाना चाहिए।


The inner loop can be vectorised with length VL.

आंतरिक लूप को लंबाई VL के साथ वेक्टरित किया जा सकता है।


A vector stride is the distance separate elements.

एक वेक्टर स्ट्राइड अलग-अलग तत्वों की दूरी है।


This program can be vectorised to multiply each row of b by each column of c.

इस प्रोग्राम को b की प्रत्येक पंक्ति को c के प्रत्येक कॉलम से गुणा करने के लिए वेक्टरित किया जा सकता है।


For row major order c has a stride of 100, b has a stride of one.

पंक्ति प्रमुख क्रम के लिए c का स्ट्राइड 100 है, b का स्ट्राइड एक है।


सभी लूप को वेक्टरित नहीं किया जा सकता है।


Chaining allows vector operations to run in parallel.

चेनिंग वेक्टर ऑपरेशंस को समानांतर में चलाने की अनुमति देता है।


The ability to vectorise is influenced by the algorithms used.

वेक्टर करने की क्षमता उपयोग किए गए एल्गोरिदम से प्रभावित होती है।


When there are conditionals inside loops, programs can not be vectorised.

जब लूप के अंदर स्थितियाँ हों, तो प्रोग्राम को वेक्टरित नहीं किया जा सकता है।


इस लूप में विरल मैट्रिक्स है।


A gather operation takes an index vector.

एक इकट्ठा ऑपरेशन एक इंडेक्स वेक्टर लेता है।


Reduction is a loop that reduces an array to a single value.

रिडक्शन एक लूप है जो एक सरणी को एक एकल मान तक कम करता है।


This loop has a loop-carried dependency on dot.

इस लूप में डॉट पर लूप-कैरीड निर्भरता है।


Another technique is called recursive doubling.

एक अन्य तकनीक को रिकर्सिव डबलिंग कहा जाता है।


Vector start up time is the pipeline latency.

वेक्टर स्टार्ट अप टाइम पाइपलाइन विलंबता है।


Sustained rate is the time per element for a set of vector operations.

स्थायी दर वेक्टर ऑपरेशंस के एक सेट के लिए प्रति तत्व समय है।


The peak performance is higher than the sustained performance.

उच्चतम प्रदर्शन स्थायी प्रदर्शन से अधिक है।


The first semiconductor memory was a six-transistor SRAM cell.

पहला सेमीकंडक्टर मेमोरी छह-ट्रांजिस्टर एसआरएएम सेल था।


The DRAM became very successful, because of its low bit cost and high density.

डीआरएएम अपनी कम बिट लागत और उच्च घनत्व के कारण बहुत सफल रहा।


A DRAM is characterised by its access time and its cycle time.

एक DRAM को उसकी एक्सेस टाइम और उसके चक्र समय से पहचाना जाता है।


The memory cell consisted of storage capacitor and selection transistor.

मेमोरी सेल में स्टोरेज कैपेसिटर और चयन ट्रांजिस्टर शामिल थे।


The row and column address inputs are usually multiplexed to minimize the number of pins.

पंक्ति और कॉलम एड्रेस इनपुट आमतौर पर पिनों की संख्या को कम करने के लिए मल्टीप्लेक्स किए जाते हैं।


Since the read operation is destructive, the data must be written back.

चूंकि रीड ऑपरेशन विनाशकारी है, इसलिए डेटा को वापस लिखना होगा।


The limitation in performance of DRAM involves two aspects: the latency and cycle time.

डीआरएएम के प्रदर्शन में सीमा में दो पहलू शामिल हैं: विलंबता और चक्र समय।


For faster data rate, EDO DRAMs improve the data rate.

तेज़ डेटा दर के लिए, EDO DRAM डेटा दर में सुधार करते हैं।


The data rate was improved using pipelining the data path.

डेटा पथ को पाइपलाइनिंग का उपयोग करके डेटा दर में सुधार किया गया था।


JEDEC has standardized both EDO DRAM and SDRAM.

जेईडीईसी ने EDO DRAM और SDRAM दोनों को मानकीकृत किया है।


For faster random access, the performance near SRAM level is achieved.

तेज़ यादृच्छिक पहुंच के लिए, एसआरएएम स्तर के करीब प्रदर्शन प्राप्त किया जाता है।


Rambus DRAM uses a packet-type memory interface.

रैम्बस DRAM एक पैकेट-प्रकार के मेमोरी इंटरफ़ेस का उपयोग करता है।


Video RAM realized concurrent dual port access.

वीडियो रैम ने समवर्ती दोहरे पोर्ट एक्सेस का एहसास किया।


The performance of a computer system can be associated with memory system bandwidth.

एक कंप्यूटर सिस्टम के प्रदर्शन को मेमोरी सिस्टम बैंडविड्थ के साथ जोड़ा जा सकता है।


This equation implies that the DRAM needs a higher data rate as its density increases.

यह समीकरण दर्शाता है कि डीआरएएम को उच्च डेटा दर की आवश्यकता होती है क्योंकि इसका घनत्व बढ़ता है।


The driving forces of DRAM changes are low-end and graphics applications.

डीआरएएम परिवर्तनों के प्रेरक बल निम्न-अंत और ग्राफिक्स अनुप्रयोग हैं।


The transition to high-speed DRAM occurred not in the high end of the market but in the low end.

उच्च गति वाले DRAM में परिवर्तन बाजार के उच्च अंत में नहीं बल्कि निम्न अंत में हुआ।


SDRAM-DDR uses a synchronous RAS and CAS similar to SDRAM.

SDRAM-DDR SDRAM के समान एक सिंक्रोनस RAS और CAS का उपयोग करता है।


Beyond high-speed DRAM lies the merging between logic and memory.

उच्च गति वाले DRAM से परे तर्क और मेमोरी के बीच विलय है।


Magnetic disks have dominated the secondary storage market since 1965.

चुंबकीय डिस्क ने 1965 से द्वितीयक भंडारण बाजार पर हावी है।


The processor and memory are connected to input/output devices via I/O modules.

प्रोसेसर और मेमोरी इनपुट/आउटपुट मॉड्यूल के माध्यम से इनपुट/आउटपुट उपकरणों से जुड़े होते हैं।


Each device has an identifier and it is used to communicate with the I/O controller.

प्रत्येक उपकरण का एक पहचानकर्ता होता है और इसका उपयोग I/O नियंत्रक के साथ संचार करने के लिए किया जाता है।


The CPU interrogates the I/O module to check the status of the device.

CPU डिवाइस की स्थिति की जांच करने के लिए I/O मॉड्यूल से पूछताछ करता है।


The data are transferred from the I/O module to the CPU.

डेटा I/O मॉड्यूल से CPU में स्थानांतरित किया जाता है।


With programmed I/O, the CPU directly controls I/O operations.

प्रोग्राम्ड I/O के साथ, CPU सीधे I/O संचालन को नियंत्रित करता है।


The DMA module takes over the control of the system bus from the CPU.

DMA मॉड्यूल CPU से सिस्टम बस का नियंत्रण अपने हाथ में ले लेता है।


The evolution of computer architecture has progressed from simple sequential machines.

कंप्यूटर आर्किटेक्चर का विकास सरल अनुक्रमिक मशीनों से आगे बढ़ा है।


A pipelined machine achieves a higher performance by using the overlapping of execution.

एक पाइपलाइन मशीन निष्पादन के ओवरलैपिंग का उपयोग करके उच्च प्रदर्शन प्राप्त करती है।


The invention of cache memory reduces the fetch time greatly.

कैश मेमोरी के आविष्कार से फेच टाइम बहुत कम हो जाता है।


To increase performance, designers tried to do "more" in one instruction during execution.

प्रदर्शन बढ़ाने के लिए, डिजाइनरों ने निष्पादन के दौरान एक निर्देश में


The CPI for a pipelined machine approaches one.

एक पाइपलाइन मशीन के लिए CPI एक के करीब पहुंचता है।


The current trend is that the on-chip wires are becoming much slower than logic gates.

वर्तमान प्रवृत्ति यह है कि ऑन-चिप तार लॉजिक गेट्स की तुलना में बहुत धीमे हो रहे हैं।


The design and manufacturing of complex devices will be a challenging task for engineers.

इंजीनियरों के लिए जटिल उपकरणों का डिजाइन और निर्माण एक चुनौतीपूर्ण कार्य होगा।


Multimedia workload requires very high memory bandwidth.

मल्टीमीडिया वर्कलोड को बहुत अधिक मेमोरी बैंडविड्थ की आवश्यकता होती है।


The trace cache is an instruction cache.

ट्रेस कैश एक निर्देश कैश है।


The multi-hybrid branch predictor uses multiple separate branch predictors.

मल्टी-हाइब्रिड ब्रांच प्रिडिक्टर कई अलग-अलग ब्रांच प्रिडिक्टर का उपयोग करता है।


An advanced superscalar processor is a scale up of the current design.

एक उन्नत सुपरस्केलर प्रोसेसर वर्तमान डिजाइन का एक स्केल अप है।


The superspeculative processor enhances the wide issue superscalar performance.

सुपरस्पेकुलेटिव प्रोसेसर विस्तृत इश्यू सुपरस्केलर प्रदर्शन को बढ़ाता है।


A trace processor breaks programs into dynamic sequences of instructions.

एक ट्रेस प्रोसेसर प्रोग्राम को निर्देशों के गतिशील अनुक्रमों में तोड़ता है।


A simultaneous multithread processor exploits all types of parallelism.

एक साथ मल्टीथ्रेड प्रोसेसर सभी प्रकार के समानांतरवाद का फायदा उठाता है।


Cache memory stores values that are 'temporally related'.

कैश मेमोरी उन मानों को संग्रहीत करती है जो 'अस्थायी रूप से संबंधित' हैं।


The working set of an application is the amount of memory the application requires in a period of time.

एक एप्लिकेशन का कार्य सेट उस मेमोरी की मात्रा है जो एप्लिकेशन को एक निश्चित समय में चाहिए होती है।


यह समय के साथ बदलता रहता है।


When the processor attempts to fetch a word from main memory, the word is supplied from the cache if it is resident there.

जब प्रोसेसर मुख्य मेमोरी से एक शब्द लाने का प्रयास करता है, तो शब्द कैश से प्रदान किया जाता है यदि वह वहां मौजूद है।


If not the word is supplied from main memory, but the cache is also loaded with a block of words including the one requested.

यदि नहीं, तो शब्द मुख्य मेमोरी से प्रदान किया जाता है, लेकिन कैश को भी शब्दों के एक ब्लॉक के साथ लोड किया जाता है जिसमें अनुरोधित शब्द भी शामिल है।


Thus, subsequent accesses to the same word can be handled at the cache speed.

इस प्रकार, उसी शब्द तक बाद की पहुंच को कैश गति पर संभाला जा सकता है।


Let h, the cache hit ratio, be the fraction of the references to main memory that can be found in the cache.

मान लीजिए कि h, कैश हिट अनुपात, मुख्य मेमोरी के उन संदर्भों का अंश है जो कैश में पाए जा सकते हैं।


The speed up due to cache is c m c T T S / 

कैश के कारण गति c m c T T S /  है।


Let express the speed up in term of hit ratio

हिट अनुपात के संदर्भ में गति को व्यक्त करें


Thus, if h = 1/2 we can not achieve a speed up of more than 2.

इस प्रकार, यदि h = 1/2 है तो हम 2 से अधिक की गति प्राप्त नहीं कर सकते।


आंकड़ा अधिकतम S c बनाम h दिखाता है।


We want to compare two size of cache memory, 512 K bytes and 1 M bytes.

हम कैश मेमोरी के दो आकार, 512 K बाइट्स और 1 M बाइट्स की तुलना करना चाहते हैं।


Let the average hit ratio of 512 K bytes cache be 0.93 and the average hit ratio of 1 M bytes cache be 0.97.

मान लीजिए कि 512 K बाइट्स कैश का औसत हिट अनुपात 0.93 है और 1 M बाइट्स कैश का औसत हिट अनुपात 0.97 है।


Thus, adding 512 K bytes to the cache achieved a system speed up improvement of 24.0

इस प्रकार, कैश में 512 K बाइट्स जोड़ने से सिस्टम की गति में 24.0 का सुधार हुआ।


This 24 percent improvement could be a good return on relatively small investment.

यह 24 प्रतिशत सुधार अपेक्षाकृत छोटे निवेश पर अच्छा रिटर्न हो सकता है।


We want to assess how much a cache contribute to the performance of a system.

हम यह आंकलन करना चाहते हैं कि कैश किसी सिस्टम के प्रदर्शन में कितना योगदान देता है।


Assume a cache miss penalty is 50 clock cycles, all instructions take 2 clock cycles (not take into account the caches miss), the miss rate is 2%.

मान लें कि कैश मिस पेनल्टी 50 क्लॉक चक्र है, सभी निर्देश 2 क्लॉक चक्र लेते हैं (कैश मिस को ध्यान में नहीं रखते हुए), मिस दर 2% है।


There is an average of 1.33 memory references per instruction.

प्रति निर्देश औसतन 1.33 मेमोरी संदर्भ हैं।


What is the impact on performance when taking cache behaviour into consideration?

कैश व्यवहार को ध्यान में रखते हुए प्रदर्शन पर क्या प्रभाव पड़ता है?


Multiple stacks improve the speed of execution.

एकाधिक स्टैक निष्पादन की गति में सुधार करते हैं।


To improve the speed of execution, 2 top elements on the stack can be cached into registers.

निष्पादन की गति में सुधार करने के लिए, स्टैक के शीर्ष 2 तत्वों को रजिस्टरों में कैश किया जा सकता है।


This will reduce the amount of data movement in the stack because there are a large number of binary operations in the stack which required popping out 2 elements, performs operation and pushing back the result onto the stack.

इससे स्टैक में डेटा मूवमेंट की मात्रा कम हो जाएगी क्योंकि स्टैक में बड़ी संख्या में बाइनरी ऑपरेशन होते हैं जिनके लिए 2 तत्वों को पॉप आउट करने, ऑपरेशन करने और परिणाम को वापस स्टैक पर धकेलने की आवश्यकता होती है।


If the top 2 elements are cached (stored) in the register A and B. The data movement will be reduced to one.

यदि शीर्ष 2 तत्व रजिस्टर A और B में कैश (संग्रहीत) हैं, तो डेटा मूवमेंट एक तक कम हो जाएगा।


By caching some elements to registers, the registers are considered a part of the stack.

कुछ तत्वों को रजिस्टरों में कैश करके, रजिस्टरों को स्टैक का एक हिस्सा माना जाता है।


Push x performs push B B = A A = x and Pop x performs x = A A = B pop B

पुश x पुश B B = A A = x करता है और पॉप x x = A A = B पॉप B करता है।


As data movement between registers is faster than accessing the stack, the use of caching will improve the speed of execution for binary operations and for other operations that access 2 top elements.

चूंकि रजिस्टरों के बीच डेटा मूवमेंट स्टैक तक पहुंचने से तेज़ है, इसलिए कैशिंग का उपयोग बाइनरी ऑपरेशंस और अन्य ऑपरेशंस के लिए निष्पादन की गति में सुधार करेगा जो शीर्ष 2 तत्वों तक पहुंचते हैं।


To illustrate a concrete example of a stack machine, the R1 virtual machine will be discussed.

स्टैक मशीन का एक ठोस उदाहरण देने के लिए, R1 वर्चुअल मशीन पर चर्चा की जाएगी।


The R1 is a stack-based instruction set which is an architectural neutral byte code aims to be portable and reasonably efficient across many platforms.

R1 एक स्टैक-आधारित निर्देश सेट है जो एक आर्किटेक्चरल न्यूट्रल बाइट कोड है जिसका उद्देश्य कई प्लेटफार्मों पर पोर्टेबल और उचित रूप से कुशल होना है।


The R1 is intended to be a virtual machine for the purpose of controlling real-time devices.

R1 का उद्देश्य वास्तविक समय उपकरणों को नियंत्रित करने के उद्देश्य से एक वर्चुअल मशीन होना है।


It provides the support for concurrency control and protection of shared resources including real-time facilities such as clock and time-out.

यह घड़ी और टाइम-आउट जैसी वास्तविक समय सुविधाओं सहित साझा संसाधनों के समवर्ती नियंत्रण और सुरक्षा के लिए समर्थन प्रदान करता है।


The interpreter for R1 is an abstract machine which execute the byte code, providing the multi-task environment for the target machine.

R1 के लिए इंटरप्रेटर एक अमूर्त मशीन है जो बाइट कोड को निष्पादित करता है, जो लक्ष्य मशीन के लिए मल्टी-टास्क वातावरण प्रदान करता है।


The reason for choosing stack-based ISA is the compactness of code size and the ease of implementation.

स्टैक-आधारित ISA को चुनने का कारण कोड आकार की कॉम्पैक्टनेस और कार्यान्वयन में आसानी है।


It is well known that many virtual machines are stack-based.

यह अच्छी तरह से ज्ञात है कि कई वर्चुअल मशीन स्टैक-आधारित हैं।


The instructions can be categorised into 6 groups: 1. load/store local 2. load/store 3. control flow 4. arithmetic 5. logical 6. support for real-time and concurrency.

निर्देशों को 6 समूहों में वर्गीकृत किया जा सकता है: 1. लोड/स्टोर लोकल 2. लोड/स्टोर 3. नियंत्रण प्रवाह 4. अंकगणित 5. तार्किक 6. वास्तविक समय और समवर्तीता के लिए समर्थन।


Load/store local instructions access to local variables.

लोड/स्टोर लोकल निर्देश स्थानीय चर तक पहुँचते हैं।


Control flow instructions include jump, conditional jump, call and return.

नियंत्रण प्रवाह निर्देशों में जंप, कंडीशनल जंप, कॉल और रिटर्न शामिल हैं।


All arithmetic and logical instructions are zero-operand.

सभी अंकगणितीय और तार्किक निर्देश शून्य-ऑपरेंड हैं।


The execution model of R1 has one stack.

R1 के निष्पादन मॉडल में एक स्टैक है।


The activation records (thread of control) are stored in the stack (pointed to by Fp).

सक्रियण रिकॉर्ड (नियंत्रण का थ्रेड) स्टैक में संग्रहीत होते हैं (Fp द्वारा इंगित)।


A chip multiprocessor (CMP) has multiple processors on a single chip.

एक चिप मल्टीप्रोसेसर (सीएमपी) में एक ही चिप पर कई प्रोसेसर होते हैं।


सीएमपी थ्रेड-लेवल-पैरेललिज़्म का उपयोग करता है।


Programmers must find thread-level-parallelism to maximize CMP performance.

सीएमपी के प्रदर्शन को अधिकतम करने के लिए प्रोग्रामर को थ्रेड-लेवल-पैरेललिज़्म खोजना होगा।


The processor and memory speed gap has been widening steadily.

प्रोसेसर और मेमोरी की गति का अंतर लगातार बढ़ रहा है।


IRAM merges a high-performance processor and DRAM on a single chip.

आईआरएएम एक ही चिप पर एक उच्च-प्रदर्शन प्रोसेसर और डीआरएएम को मिलाता है।


Vector units have many applications including scientific calculation and multimedia.

वेक्टर इकाइयों के कई अनुप्रयोग हैं जिनमें वैज्ञानिक गणना और मल्टीमीडिया शामिल हैं।


Merging a microprocessor and DRAM on a chip has several advantages.

एक चिप पर एक माइक्रोप्रोसेसर और डीआरएएम को मिलाने के कई फायदे हैं।


आरएडब्ल्यू एक अत्यधिक समानांतर वास्तुकला है।


The compiler customises the hardware to each application.

संकलक प्रत्येक एप्लिकेशन के लिए हार्डवेयर को अनुकूलित करता है।


Compilers can schedule single word data transfer and exploit ILP.

संकलक एकल शब्द डेटा हस्तांतरण को शेड्यूल कर सकते हैं और आईएलपी का फायदा उठा सकते हैं।


The compilation process maps programs to RAW hardware.

संकलन प्रक्रिया कार्यक्रमों को आरएडब्ल्यू हार्डवेयर पर मैप करती है।


एक प्रोटोटाइप ने एफपीजीए तकनीक का उपयोग किया।


The rate of progress is very fast in this field.

इस क्षेत्र में प्रगति की दर बहुत तेज़ है।


Future processors will have large on-chip memory.

भविष्य के प्रोसेसर में बड़ी ऑन-चिप मेमोरी होगी।


The limiting factor will likely be the imagination of the architect.

सीमित कारक संभवतः वास्तुकार की कल्पना होगी।


Students learn how to acquire additional knowledge from academic literature.

छात्र सीखते हैं कि अकादमिक साहित्य से अतिरिक्त ज्ञान कैसे प्राप्त करें।


The objective is to design or modify a machine and report its performance.

उद्देश्य एक मशीन को डिजाइन या संशोधित करना और उसके प्रदर्शन की रिपोर्ट करना है।


You must modify or write a simulator and run some benchmark programs.

आपको एक सिम्युलेटर को संशोधित या लिखना होगा और कुछ बेंचमार्क प्रोग्राम चलाने होंगे।


The reward will be proportional to the quality of the solution.

इनाम समाधान की गुणवत्ता के समानुपाती होगा।


The benchmark suite is Stanford Integer benchmark.

बेंचमार्क सुइट स्टैनफोर्ड पूर्णांक बेंचमार्क है।