মৌলিক উপাদানগুলি হল লজিক গেট।


A combinational logic circuit has no memory.

একটি সমন্বিত লজিক সার্কিটের কোনো স্মৃতি নেই।


সিকোয়েন্সিয়াল লজিকে ক্লকিং প্রয়োজন।


An asynchronous logic circuit has no central clock.

একটি অ্যাসিঙ্ক্রোনাস লজিক সার্কিটের কোনো কেন্দ্রীয় ক্লক নেই।


The level of abstraction is a key concept in designing and implementing a complex system.

একটি জটিল সিস্টেম ডিজাইন এবং বাস্তবায়নে বিমূর্ততার স্তর একটি মূল ধারণা।


Computer hardware is based on the advances of microelectronics.

কম্পিউটার হার্ডওয়্যার মাইক্রোইলেকট্রনিক্সের অগ্রগতির উপর ভিত্তি করে তৈরি।


The circuits can be regarded as logic gates.

সার্কিটগুলিকে লজিক গেট হিসাবে বিবেচনা করা যেতে পারে।


The complete set of gates is composed of: AND, OR, NOT gates.

গেটগুলির সম্পূর্ণ সেট গঠিত: AND, OR, NOT গেট।


Logic gates are used to build larger "functional units".

লজিক গেটগুলি বৃহত্তর "ফাংশনাল ইউনিট" তৈরি করতে ব্যবহৃত হয়।


A sequential logic circuit is the logic gate with memory.

একটি সিকোয়েন্সিয়াল লজিক সার্কিট হল মেমরি সহ লজিক গেট।


There are two types, synchronous and asynchronous.

দুটি প্রকার আছে, সিঙ্ক্রোনাস এবং অ্যাসিঙ্ক্রোনাস।


It is a rule of thumb for design engineers to use synchronous logic.

ডিজাইন ইঞ্জিনিয়ারদের জন্য সিঙ্ক্রোনাস লজিক ব্যবহার করা একটি সাধারণ নিয়ম।


An example of asynchronous design illustrates the point above.

অ্যাসিঙ্ক্রোনাস ডিজাইনের একটি উদাহরণ উপরের বিষয়টির চিত্র তুলে ধরে।


In order for a computer to execute a program, many functional units are necessary.

একটি কম্পিউটার প্রোগ্রাম কার্যকর করার জন্য, অনেক কার্যকরী ইউনিটের প্রয়োজন।


Functional units are the building blocks of computers.

ফাংশনাল ইউনিটগুলি কম্পিউটারের বিল্ডিং ব্লক।


Basic units to perform arithmetic functions are: adder, multiplier, shifter etc.

পাটিগণিত ফাংশনগুলি সম্পাদন করার জন্য মৌলিক ইউনিটগুলি হল: অ্যাডার, গুণক, শিফটার ইত্যাদি।


Description of an architecture Charts and block diagrams can be used to illustrate a "structure" of a computer system.

একটি আর্কিটেকচারের বর্ণনা চার্ট এবং ব্লক ডায়াগ্রাম একটি কম্পিউটার সিস্টেমের "গঠন" চিত্রিত করতে ব্যবহার করা যেতে পারে।


We shall discuss the PMS-ISP notation because it is well- known.

আমরা PMS-ISP স্বরলিপি নিয়ে আলোচনা করব কারণ এটি সুপরিচিত।


Digital computer can be viewed as discrete state systems.

ডিজিটাল কম্পিউটারকে বিচ্ছিন্ন স্টেট সিস্টেম হিসাবে দেখা যেতে পারে।


An operation is a transformation of bits from one specific memory to another.

একটি অপারেশন হল এক নির্দিষ্ট মেমরি থেকে অন্য মেমরিতে বিটের রূপান্তর।


The rapid development of technology increases the speed of a processor by 60% every year.

প্রযুক্তিবিদ্যার দ্রুত উন্নতি প্রতি বছর একটি প্রসেসরের গতি 60% বৃদ্ধি করে।


This translates into a factor of more than 1,000 times speed improvement of computer systems from 1980-2000.

এটি ১৯৮০-২০০০ সাল পর্যন্ত কম্পিউটার সিস্টেমের গতি ১,০০০ গুণেরও বেশি উন্নতির দিকে নিয়ে যায়।


In my lifetime, I have witnessed the key development of this technology.

আমার জীবনে, আমি এই প্রযুক্তির প্রধান বিকাশ প্রত্যক্ষ করেছি।


It is difficult to find the advancement of this scale in other fields.

অন্যান্য ক্ষেত্রে এই ধরনের অগ্রগতি খুঁজে পাওয়া কঠিন।


Teaching computer architecture is extremely rewarding.

কম্পিউটার আর্কিটেকচার পড়ানো অত্যন্ত ফলপ্রসূ।


Students learn best by "doing", playing with the design.

শিক্ষার্থীরা 'কাজ করার' মাধ্যমে, ডিজাইন নিয়ে খেলার মাধ্যমে সবচেয়ে ভালো শেখে।


We are able to develop simple tools that can simulate approximate behaviour of various parts of computer systems.

আমরা সহজ সরঞ্জাম তৈরি করতে সক্ষম যা কম্পিউটার সিস্টেমের বিভিন্ন অংশের আনুমানিক আচরণকে অনুকরণ করতে পারে।


These tools are simulators at different levels.

এই সরঞ্জামগুলি বিভিন্ন স্তরের সিমুলেটর।


At the program-level, a program profiler enable us to see how different parts of the program spend their times.

প্রোগ্রাম-স্তরে, একটি প্রোগ্রাম প্রোফাইলার আমাদের প্রোগ্রামের বিভিন্ন অংশ কীভাবে তাদের সময় ব্যয় করে তা দেখতে সক্ষম করে।


This book explains various parts of modern computer systems.

এই বইটি আধুনিক কম্পিউটার সিস্টেমের বিভিন্ন অংশ ব্যাখ্যা করে।


Beginning with the basic organisation and extend it to incorporate performance enhancement features.

মৌলিক সংস্থা থেকে শুরু করে কর্মক্ষমতা বৃদ্ধির বৈশিষ্ট্যগুলি অন্তর্ভুক্ত করে এটি প্রসারিত করুন।


The explanation at each step is accompanied with design examples.

প্রতিটি ধাপে ব্যাখ্যা ডিজাইন উদাহরণ সহ দেওয়া হয়েছে।


Students can try alternative designs and vary constraints.

শিক্ষার্থীরা বিকল্প ডিজাইন চেষ্টা করতে পারে এবং সীমাবদ্ধতা পরিবর্তন করতে পারে।


Already there are many excellent books on computer architecture.

কম্পিউটার আর্কিটেকচারের উপর ইতিমধ্যে অনেক চমৎকার বই রয়েছে।


I strongly recommend students of computer architecture to read them too.

আমি কম্পিউটার আর্কিটেকচারের শিক্ষার্থীদেরও সেগুলি পড়ার জন্য জোরালোভাবে সুপারিশ করি।


It is the duty of a teacher to select only some topics to be included in his teaching materials.

শিক্ষকের কর্তব্য হল তার শিক্ষণীয় উপকরণে অন্তর্ভুক্ত করার জন্য শুধুমাত্র কিছু বিষয় নির্বাচন করা।


I have chosen to present the view of computer architecture as an evolutionary path.

আমি কম্পিউটার আর্কিটেকচারের ধারণাটিকে একটি বিবর্তনীয় পথ হিসাবে উপস্থাপন করতে বেছে নিয়েছি।


I hope students will gain some knowledge reading and experimenting with the design in this book.

আমি আশা করি শিক্ষার্থীরা এই বইটিতে ডিজাইনটি পড়ে এবং পরীক্ষা করে কিছু জ্ঞান অর্জন করবে।


The content of this book is divided into three parts.

এই বইটির বিষয়বস্তু তিনটি অংশে বিভক্ত।


Chapter 1 describes the basic concepts of computer architecture.

অধ্যায় ১ কম্পিউটার আর্কিটেকচারের মৌলিক ধারণাগুলি বর্ণনা করে।


Table 2.2 shows some of the most frequently used addressing found in most processors.

সারণী ২.২ তে অধিকাংশ প্রসেসরে ব্যবহৃত সবচেয়ে সাধারণ কিছু অ্যাড্রেসিং মোড দেখানো হয়েছে।


Assembly language is the 'lingua franca' to talk to the underlying hardware.

অ্যাসেম্বলি ভাষা হল অন্তর্নিহিত হার্ডওয়্যারের সাথে কথা বলার 'লিঙ্গুয়া ফ্রাঙ্কা'।


It is becoming less and less necessary for a programmer to program in an assembly language.

একজন প্রোগ্রামারের জন্য অ্যাসেম্বলি ভাষায় প্রোগ্রাম করা ক্রমশ কম প্রয়োজনীয় হয়ে উঠছে।


A programmer who creates these types of programs needs to use assembly language.

যে প্রোগ্রামার এই ধরনের প্রোগ্রাম তৈরি করেন, তার অ্যাসেম্বলি ভাষা ব্যবহার করা প্রয়োজন।


During this course, we will talk about the innards of computers, their organization, how each unit works.

এই কোর্সে, আমরা কম্পিউটারের অভ্যন্তরীণ বিষয়, তাদের সংগঠন এবং প্রতিটি ইউনিট কীভাবে কাজ করে সে সম্পর্কে আলোচনা করব।


To study computer architecture, we need to understand assembly language.

কম্পিউটার আর্কিটেকচার অধ্যয়নের জন্য, আমাদের অ্যাসেম্বলি ভাষা বুঝতে হবে।


The machine model of Motorola 6800 shows the resource in the view of an assembly language programmer.

Motorola 6800-এর মেশিন মডেল একজন অ্যাসেম্বলি ভাষা প্রোগ্রামারের দৃষ্টিকোণ থেকে রিসোর্স দেখায়।


In general, instructions can be grouped into 5 categories.

সাধারণভাবে, নির্দেশাবলীকে ৫টি বিভাগে ভাগ করা যায়।


These are instructions that manipulate the index register.

এগুলি এমন নির্দেশাবলী যা ইনডেক্স রেজিস্টারকে পরিচালনা করে।


অপারেন্ড হল কার্যকরী ঠিকানা।


In an assembler program, the assembly language directive helps to improve the readability.

একটি অ্যাসেম্বলার প্রোগ্রামে, অ্যাসেম্বলি ভাষার নির্দেশাবলী পাঠযোগ্যতা উন্নত করতে সাহায্য করে।


An assembler can translate a source file into machine code file.

একটি অ্যাসেম্বলার সোর্স ফাইলকে মেশিন কোড ফাইলে অনুবাদ করতে পারে।


The goal of this family of computer is to have compatible instruction set.

এই কম্পিউটার পরিবারের লক্ষ্য হল সামঞ্জস্যপূর্ণ নির্দেশ সেট তৈরি করা।


The scientific applications are dominated by floating point operations.

বৈজ্ঞানিক অ্যাপ্লিকেশনগুলিতে ফ্লোটিং-পয়েন্ট অপারেশনগুলি প্রধান।


Its long live brought light to a now classical problem in instruction set design.

এর দীর্ঘ জীবন নির্দেশ সেট ডিজাইনে একটি ক্লাসিক সমস্যা নিয়ে আসে।


ক্ষুদ্রতম অ্যাড্রেসযোগ্য একক হল বাইট।


The S/360 has been built to accommodate many types of basic functions.

S/360 অনেক ধরনের মৌলিক ফাংশন অন্তর্ভুক্ত করার জন্য তৈরি করা হয়েছে।


The instruction format for decimal addition is not the same as that for binary addition.

দশমিক যোগের জন্য নির্দেশনার বিন্যাস বাইনারি যোগের মত নয়।


একটি স্ট্যাক মেশিন কি?


Any expression can be transformed into a postfix order and stack can be used to evaluate that expression.

যে কোনও অভিব্যক্তিকে পোস্টফিক্স অর্ডারে রূপান্তর করা যেতে পারে এবং স্ট্যাক ব্যবহার করে সেই অভিব্যক্তি মূল্যায়ন করা যেতে পারে।


The ALU performs both arithmetic and logical operations.

ALU গাণিতিক এবং লজিক্যাল উভয় প্রকার কাজ করে।


Multiplication is a complex operation in computer arithmetic.

কম্পিউটার গাণিতিক পদ্ধতিতে গুণ একটি জটিল প্রক্রিয়া।


The control unit is the most complex part of a processor.

একটি প্রসেসরের সবচেয়ে জটিল অংশ হল কন্ট্রোল ইউনিট।


Floating-point numbers are used to represent very large and very small numbers.

ভাসমান-বিন্দু সংখ্যাগুলি খুব বড় এবং খুব ছোট সংখ্যাগুলি উপস্থাপন করতে ব্যবহৃত হয়।


The IEEE 754 standard defines floating-point arithmetic.

IEEE 754 স্ট্যান্ডার্ড ভাসমান-বিন্দু পাটিগণিতকে সংজ্ঞায়িত করে।


The result may be larger than can be held in the word size being used, which is called overflow.

ফলাফল ব্যবহৃত শব্দ আকারে ধারণ করার চেয়ে বড় হতে পারে, যা ওভারফ্লো নামে পরিচিত।


Booth's algorithm is a well-known algorithm for two's complement multiplication.

বূথের অ্যালগরিদম হল দুই-এর পরিপূরক গুণের জন্য একটি সুপরিচিত অ্যালগরিদম।


The control unit's function is to control various units in the datapath.

কন্ট্রোল ইউনিটের কাজ হল ডেটাপাথের বিভিন্ন ইউনিট নিয়ন্ত্রণ করা।


The performance of the control unit is crucial as it determines the clock cycle of the processor.

কন্ট্রোল ইউনিটের কর্মক্ষমতা অত্যন্ত গুরুত্বপূর্ণ কারণ এটি প্রসেসরের ক্লক চক্র নির্ধারণ করে।


The arithmetic logic unit (ALU) is a fundamental component of a computer's central processing unit (CPU).

গাণিতিক যুক্তি ইউনিট (ALU) একটি কম্পিউটারের সেন্ট্রাল প্রসেসিং ইউনিটের (CPU) একটি মৌলিক উপাদান।


দশমিক পদ্ধতিতে ভিত্তি হল ১০।


A number can be represented by n-bit in many ways.

একটি সংখ্যাকে n-বিট দ্বারা অনেক উপায়ে উপস্থাপন করা যেতে পারে।


The left most bit is sign, the right most n-1 bit is magnitude.

সবচেয়ে বাম দিকের বিটটি চিহ্ন, সবচেয়ে ডান দিকের n-1 বিট হল মান।


Using two's complement representation, subtraction is performed by adding the two's complement.

দুই-এর পরিপূরক উপস্থাপনা ব্যবহার করে, বিয়োগফল দুই-এর পরিপূরক যোগ করে করা হয়।


Multiplication firstly generates partial products, one for each digit in the multiplier.

গুণ প্রথমে আংশিক গুণফল তৈরি করে, গুণকের প্রতিটি অঙ্কের জন্য একটি করে।


The multiplication of a binary number 2n is accomplished by shifting that number to the left by n bits.

একটি বাইনারি সংখ্যা ২n এর গুণফল n বিট দ্বারা বাম দিকে স্থানান্তরিত করে সম্পন্ন করা হয়।


The division is based on the long division.

ভাগফল দীর্ঘ ভাগের উপর ভিত্তি করে।


Very large and very small numbers can be represented using scientific notation.

বৈজ্ঞানিক স্বরলিপি ব্যবহার করে খুব বড় এবং খুব ছোট সংখ্যা উপস্থাপন করা যেতে পারে।


The IEEE standard defines both a 32-bit single and a 64-bit double format.

IEEE স্ট্যান্ডার্ড একটি 32-বিট একক এবং একটি 64-বিট দ্বৈত বিন্যাস উভয়কেই সংজ্ঞায়িত করে।


The rounding policy affects the precision of the result.

রাউন্ডিং নীতি ফলাফলের নির্ভুলতাকে প্রভাবিত করে।


speedup by parallelization, Amdalh's law predicts that speedup will be limited by the sequential part of the program.

সমান্তরালকরণের মাধ্যমে গতিবৃদ্ধি, আমদালের সূত্র ভবিষ্যদ্বাণী করে যে গতিবৃদ্ধি প্রোগ্রামের ক্রমিক অংশের দ্বারা সীমাবদ্ধ হবে।


আসুন কিছু সংখ্যাসূচক উদাহরণ দেখি।


Example: A computer has an enhancement with 10 times speedup.

উদাহরণ: একটি কম্পিউটারের ১০ গুণ গতিবৃদ্ধির উন্নতি রয়েছে।


That enhancement is used only 40% of the time.

সেই উন্নতিটি সময়ের মাত্র ৪০% ব্যবহার করা হয়।


সমগ্র গতিবৃদ্ধি কত?


সমগ্র গতিবৃদ্ধি = ১/ ((১  ০.৪) + ০.৪/১০ ) = ১.৫৬


Please note that Amdalh's law applies only with the problem of fixed size.

অনুগ্রহ করে মনে রাখবেন যে আমদালের সূত্র শুধুমাত্র নির্দিষ্ট আকারের সমস্যার ক্ষেত্রে প্রযোজ্য।


When problem size can be scaled up to use available resources, Amdalh's law doesn't applied.

যখন সমস্যার আকার উপলব্ধ সম্পদ ব্যবহার করার জন্য বাড়ানো যেতে পারে, তখন আমদালের সূত্র প্রযোজ্য হয় না।


This is why the massively parallel machine is still possible.

এ কারণেই বিশাল সমান্তরাল মেশিন এখনও সম্ভব।


Example: Comparing CPU A and CPU B, A with "compare then branch" instruction sequence, B has special combined "compare&branch".

উদাহরণ: CPU A এবং CPU B-এর তুলনা করলে, A-এর "তুলনা করুন তারপর শাখা" নির্দেশ ক্রম রয়েছে, B-এর বিশেষ সমন্বিত "তুলনা ও শাখা" রয়েছে।


A-এর ক্লক ২৫% ১৮ গুণ দ্রুত।


For CPU A, 20% of instruction is "branch" and hench another 20% is the accompanied "compare".

CPU A-এর জন্য, ২০% নির্দেশ হল "শাখা" এবং আরও ২০% হল তার সাথে থাকা "তুলনা"।


"Branch" takes 2 clocks and all other instructions take 1 clock.

"শাখা" ২ ক্লক নেয় এবং অন্যান্য সমস্ত নির্দেশ ১ ক্লক নেয়।


"তুলনা ও শাখা" ২ ক্লক নেয়।


উভয় CPU একই প্রোগ্রাম চালায়।


কোনটি দ্রুত?


CPU time A = num. of instruction A  CPI A  cycletime A = n.o.i A  (( .20  2 ) + ( .8  1 ) )  cycletime A = 1.2  n.o.i  cycletime A

CPU সময় A = নির্দেশের সংখ্যা A  CPI A  চক্রের সময় A = n.o.i A  (( .20  ২ ) + ( .৮  ১ ) )  চক্রের সময় A = ১.২  n.o.i  চক্রের সময় A


Therefore A, with shorter cycle time, is faster than B, which executes fewer instructions.

অতএব, A, স্বল্প চক্রের সময় সহ, B-এর চেয়ে দ্রুত, যা কম নির্দেশ কার্যকর করে।


Now if the designer reworks CPU B and reduces the clock cycle time so that now A cycle time is only 10% faster.

এখন যদি ডিজাইনার CPU B-কে পুনরায় কাজ করেন এবং ক্লক চক্রের সময় কমিয়ে দেন যাতে এখন A চক্রের সময় শুধুমাত্র ১০% দ্রুত হয়।


সুতরাং এখন CPU B দ্রুত।


The control unit is a crucial part of a computer's architecture.

একটি কম্পিউটারের আর্কিটেকচারের জন্য কন্ট্রোল ইউনিট একটি গুরুত্বপূর্ণ অংশ।


Microprogramming offers flexibility in designing control units.

নিয়ন্ত্রণ ইউনিট ডিজাইন করার ক্ষেত্রে মাইক্রোপ্রোগ্রামিং নমনীয়তা প্রদান করে।


The instruction set architecture (ISA) defines the instructions a CPU can execute.

নির্দেশনা সেট আর্কিটেকচার (আইএসএ) একটি সিপিইউ দ্বারা কার্যকর করা যেতে পারে এমন নির্দেশাবলী সংজ্ঞায়িত করে।


Hardwired control units are generally faster than microprogrammed ones.

হার্ডওয়্যারযুক্ত কন্ট্রোল ইউনিটগুলি সাধারণত মাইক্রোপ্রোগ্রাম করা ইউনিটের চেয়ে দ্রুত হয়।


The S1 CPU is a simplified model for understanding processor design.

এস১ সিপিইউ হল প্রসেসর ডিজাইন বোঝার জন্য একটি সরলীকৃত মডেল।


The program counter (PC) holds the address of the current instruction.

প্রোগ্রাম কাউন্টার (পিসি) বর্তমান নির্দেশের ঠিকানা ধারণ করে।


The memory address register (MAR) stores the address for memory access.

মেমরি অ্যাড্রেস রেজিস্টার (এমএআর) মেমরি অ্যাক্সেসের জন্য ঠিকানা সংরক্ষণ করে।


The memory data register (MDR) holds the data being read from or written to memory.

মেমরি ডেটা রেজিস্টার (এমডিআর) মেমরি থেকে পড়া বা মেমরিতে লেখা ডেটা ধারণ করে।


The ALU performs arithmetic and logical operations.

এএলইউ গাণিতিক এবং লজিক্যাল অপারেশন করে।


Instruction formats can be either fixed-length or variable-length.

নির্দেশনার বিন্যাস হয় নির্দিষ্ট দৈর্ঘ্যের অথবা পরিবর্তনশীল দৈর্ঘ্যের হতে পারে।


Extended opcodes allow for a larger instruction set.

বর্ধিত অপকোডগুলি বৃহত্তর নির্দেশ সেট তৈরি করতে সহায়তা করে।


The S1 processor uses both L-format and S-format instructions.

এস১ প্রসেসর L-ফর্ম্যাট এবং S-ফর্ম্যাট উভয় প্রকারের নির্দেশাবলী ব্যবহার করে।


Conditional jumps allow the program flow to change based on conditions.

শর্তসাপেক্ষ জাম্প প্রোগ্রাম প্রবাহকে শর্তের উপর ভিত্তি করে পরিবর্তন করতে দেয়।


The 'load' instruction fetches data from memory into a register.

'লোড' নির্দেশ মেমরি থেকে একটি রেজিস্টারে ডেটা নিয়ে আসে।


The 'store' instruction writes data from a register to memory.

'স্টোর' নির্দেশ একটি রেজিস্টার থেকে মেমরিতে ডেটা লিখে।


Microprograms are sequences of microinstructions.

মাইক্রোপ্রোগ্রামগুলি হল মাইক্রোনির্দেশনার ক্রম।


The simulator helps in understanding how the S1 CPU works.

সিমুলেটর এস১ সিপিইউ কীভাবে কাজ করে তা বুঝতে সাহায্য করে।


The timing of instructions is measured in clock cycles.

নির্দেশনার সময়কাল ক্লক চক্রে পরিমাপ করা হয়।


The design emphasizes simplicity for educational purposes.

শিক্ষামূলক উদ্দেশ্যে ডিজাইনটি সরলতার উপর জোর দেয়।


Understanding the S1 CPU provides a foundation for more complex processor designs.

এস১ সিপিইউ বোঝা আরও জটিল প্রসেসর ডিজাইনের ভিত্তি স্থাপন করে।


প্রসেসর নির্দেশাবলী কার্যকর করে।


Pipeline is a technique to increase performance.

পাইপলাইন কর্মক্ষমতা বাড়ানোর একটি কৌশল।


প্রতিটি ধাপের পরে একটি ল্যাচ থাকে।


মোট সময় মাত্র ৭ একক।


পাইপলাইনটি সম্পূর্ণরূপে ব্যবহৃত হবে।


This delay time is the limit of speedup.

এই বিলম্বের সময়টি গতিবৃদ্ধির সীমা।


When the flow of pipeline is interrupted, all stages before interruption are stopped.

যখন পাইপলাইনের প্রবাহে বাধা পড়ে, তখন বাধার আগের সমস্ত পর্যায় বন্ধ হয়ে যায়।


Structural hazard is caused by conflicting or lacking of resources.

কাঠামোগত বিপদ সম্পদের দ্বন্দ্ব বা অভাবের কারণে ঘটে।


ডেটার নির্ভরতা R1 এর উপর।


The above situation is called Read After Write (RAW) hazard.

উপরের পরিস্থিতিকে বলা হয় 'রিড আফটার রাইট' (RAW) বিপদ।


To avoid the incorrect result, the reading operation of the current instruction must be done before the writing operation of the next instruction.

ভুল ফলাফল এড়াতে, বর্তমান নির্দেশের পাঠের কাজটি পরবর্তী নির্দেশের লেখার আগে করতে হবে।


This hazard is presented in pipelines that have write in more than one pipe stage.

এই বিপদটি এমন পাইপলাইনগুলিতে বিদ্যমান যেখানে একাধিক পাইপ পর্যায়ে লেখা হয়।


The pipeline must be flushed and start fetching the designated instruction.

পাইপলাইনটি ফ্লাশ করতে হবে এবং মনোনীত নির্দেশটি আনা শুরু করতে হবে।


To improve the performance, the stall must be reduced or avoid.

কর্মক্ষমতা উন্নত করতে, স্টল কমাতে হবে বা এড়াতে হবে।


For control hazard, the branch-prediction, branch target buffer and delay branch are the techniques that are widely used.

নিয়ন্ত্রণ ঝুঁকির জন্য, শাখা-পূর্বাভাস, শাখা লক্ষ্য বাফার এবং বিলম্ব শাখা ব্যাপকভাবে ব্যবহৃত কৌশল।


The bypass unit makes use of the temporary result by forwarding it to the next instruction.

বাইপাস ইউনিটটি অস্থায়ী ফলাফল ব্যবহার করে, এটিকে পরবর্তী নির্দেশে প্রেরণ করে।


The result must be produced by the front half and used by the back half.

ফলাফলটি সামনের অর্ধাংশে তৈরি করতে হবে এবং পিছনের অর্ধাংশে ব্যবহার করতে হবে।


There is also hazard between i1 and i3, to forward the result from i1 to i3 required a buffer of depth two.

i1 এবং i3 এর মধ্যেও বিপদ রয়েছে, i1 থেকে i3 তে ফলাফল পাঠাতে দুই গভীরতার একটি বাফার প্রয়োজন।


We can predict the current branch (taken/not_taken) one way and back up if the decision is turn out to be wrong.

আমরা বর্তমান শাখাটি (গৃহীত/গৃহীত নয়) একভাবে ভবিষ্যদ্বাণী করতে পারি এবং সিদ্ধান্তটি ভুল প্রমাণিত হলে ব্যাক আপ করতে পারি।


With one bit of history the rule to decide is simply if the previous branch is taken then fetch from this branch target.

এক বিট ইতিহাসের সাথে সিদ্ধান্ত নেওয়ার নিয়মটি হল, যদি আগের শাখাটি গৃহীত হয় তবে এই শাখা লক্ষ্য থেকে আনুন।


The processor fetches and issues an instruction unless there is a data dependence.

প্রসেসরটি একটি নির্দেশিকা নিয়ে আসে এবং ইস্যু করে, যদি না কোনো ডেটা নির্ভরতা থাকে।


When data hazard occurs the pipeline is stalled.

ডেটা বিপদ ঘটলে, পাইপলাইনটি আটকে যায়।


এটিকে স্ট্যাটিক শিডিউলিং বলা হয়।


The stall caused by data hazard can be reduced by forwarding the result using a bypass unit.

ডেটা বিপদের কারণে সৃষ্ট অচলাবস্থা বাইপাস ইউনিট ব্যবহার করে ফলাফল ফরোয়ার্ড করে কমানো যেতে পারে।


This section introduces more hardware scheme to reduce the stalls, this is called dynamic scheduling as it can detect the dependencies at the run-time.

এই বিভাগে আরও হার্ডওয়্যার স্কিম উপস্থাপন করা হয়েছে যা অচলাবস্থা কমাতে পারে, এটিকে ডায়নামিক শিডিউলিং বলা হয় কারণ এটি রান-টাইমে নির্ভরশীলতা সনাক্ত করতে পারে।


If an instruction is stalled in the pipeline, no later instructions can proceed.

যদি কোনো নির্দেশ পাইপলাইনে আটকে যায়, তবে পরবর্তী কোনো নির্দেশ কার্যকর হতে পারে না।


For example, DIVF F0 F2 F4 ADDF F10 F0 F8 SUBF F8 F8 F14

উদাহরণস্বরূপ, DIVF F0 F2 F4 ADDF F10 F0 F8 SUBF F8 F8 F14


The SUBF cannot be issue because the dependence of ADDF on DIVF (RAW on F0).

SUBF ইস্যু করা যাবে না কারণ ADDF-এর DIVF-এর উপর নির্ভরতা রয়েছে (F0-তে RAW)।


If an instruction can be executed out-of-order this stall can be eliminated.

যদি কোনো নির্দেশ আউট-অফ-অর্ডার কার্যকর করা যায়, তবে এই অচলাবস্থা দূর করা যেতে পারে।


We can check data hazards in the ID stage.

আমরা আইডি পর্যায়ে ডেটা বিপদ পরীক্ষা করতে পারি।


To allow out-of-order execution the issue process must be split into two parts.

আউট-অফ-অর্ডার এক্সিকিউশন-এর অনুমতি দেওয়ার জন্য, ইস্যু প্রক্রিয়াটিকে দুটি অংশে বিভক্ত করতে হবে।


The scoreboard is responsible for instruction issue and execution.

স্কোরবোর্ড নির্দেশিকা ইস্যু এবং কার্যকর করার জন্য দায়ী।


এটি সমস্ত বিপদ সনাক্তকরণ করে।


Every instruction goes through the scoreboard which keeps all information necessary to detect all hazards.

প্রতিটি নির্দেশ স্কোরবোর্ডের মধ্য দিয়ে যায়, যা সমস্ত বিপদ সনাক্ত করার জন্য প্রয়োজনীয় সমস্ত তথ্য রাখে।


The scoreboard determines when an instruction can read its operands and begin execution.

স্কোরবোর্ড নির্ধারণ করে কখন একটি নির্দেশ তার অপারেন্ড পড়তে এবং কার্যকর করা শুরু করতে পারে।


The scoreboard controls when an instruction can write its result into the destination register.

স্কোরবোর্ড নিয়ন্ত্রণ করে কখন একটি নির্দেশ তার ফলাফল গন্তব্য রেজিস্টারে লিখতে পারে।


All hazard detection and resolution is centralised in the scoreboard.

সমস্ত বিপদ সনাক্তকরণ এবং সমাধান স্কোরবোর্ডে কেন্দ্রীভূত।


Assume S1s has 2 FP multipliers, one FP divide, one FP add and one integer unit.

ধরুন S1s-এর 2টি FP গুণক, একটি FP ভাগ, একটি FP যোগ এবং একটি পূর্ণসংখ্যা ইউনিট রয়েছে।


Each instruction goes through 4 steps, which replaces the pipeline stages, as follows:

প্রতিটি নির্দেশ 4টি ধাপের মধ্য দিয়ে যায়, যা পাইপলাইন পর্যায়গুলির স্থান নেয়, যেমন:


The key concept is the renaming of registers to avoid WAR and WAW hazards.

মূল ধারণাটি হল WAR এবং WAW বিপদ এড়াতে রেজিস্টারগুলির নামকরণ করা।


The accuracy of the prediction can be increased.

পূর্বাভাসের নির্ভুলতা বাড়ানো যেতে পারে।


Using 2 bits history with four states, the rule can be if wrong prediction twice then change prediction to the other way.

চারটি অবস্থা সহ ২ বিটের ইতিহাস ব্যবহার করে, নিয়মটি হতে পারে যদি দুবার ভুল পূর্বাভাস হয় তবে পূর্বাভাসটি অন্য দিকে পরিবর্তন করুন।


Figure 6.3 shows one possible arrangement for the prediction states with 2 bits.

চিত্র 6.3 দুটি বিট সহ পূর্বাভাসের অবস্থাগুলির জন্য একটি সম্ভাব্য বিন্যাস দেখায়।


The prediction by BHT is not very accurate, as the information stored in BHT is limited.

BHT দ্বারা পূর্বাভাস খুব নির্ভুল নয়, কারণ BHT-তে সংরক্ষিত তথ্য সীমিত।


To improve the accuracy of prediction more information about the address of the jump instruction and the address of the destination of jump is required.

পূর্বাভাসের নির্ভুলতা বাড়ানোর জন্য জাম্প নির্দেশনার ঠিকানা এবং জাম্পের গন্তব্যের ঠিকানা সম্পর্কে আরও তথ্যের প্রয়োজন।


This information plus the history bit(s) are stored in "branch-target buffer" (BTB).

এই তথ্য এবং ইতিহাসের বিট(গুলি) "ব্রাঞ্চ-টার্গেট বাফার" (BTB)-এ সংরক্ষণ করা হয়।


We need to know what address to fetch by the end of IF.

আমাদের জানতে হবে IF-এর শেষে কোন ঠিকানা আনতে হবে।


That is, we need to know what next PC should be (even the newly fetch instruction is not yet decoded, so we don't even know if that instruction is a branch or not).

অর্থাৎ, আমাদের জানতে হবে পরবর্তী PC কি হওয়া উচিত (এমনকি নতুনভাবে আনা নির্দেশ এখনও ডিকোড করা হয়নি, তাই আমরা জানি না যে সেই নির্দেশটি একটি শাখা নাকি)।


Therefore we are predicting the next instruction address and will send it out (next instruction fetch) before decoding the instruction.

অতএব আমরা পরবর্তী নির্দেশের ঠিকানা অনুমান করছি এবং নির্দেশটি ডিকোড করার আগে এটি পাঠাব (পরবর্তী নির্দেশ আনা)।


If the instruction is a branch and we know what the next PC is, we can have zero stall on branch.

যদি নির্দেশটি একটি শাখা হয় এবং আমরা জানি পরবর্তী PC কি, তাহলে আমরা শাখায় শূন্য স্টল রাখতে পারি।


The main idea is to use a cache memory to store PC of instruction fetched and its predicted next PC and history bit.

মূল ধারণা হল আনা নির্দেশের PC এবং এর পূর্বাভাসিত পরবর্তী PC এবং ইতিহাসের বিট সংরক্ষণ করার জন্য একটি ক্যাশে মেমরি ব্যবহার করা।


The steps are shown in the figure below.

পদক্ষেপগুলো নিচের চিত্রে দেখানো হয়েছে।


Another way to reduce the stall cycle caused by the branch is to change the semantic of the jump instruction.

শাখা দ্বারা সৃষ্ট স্টল চক্র কমানোর আরেকটি উপায় হল জাম্প নির্দেশের শব্দার্থ পরিবর্তন করা।


By doing the actual jump in the next cycle (delayed), there will be one free time slot after the jump instruction.

পরবর্তী চক্রে (বিলম্বিত) আসল জাম্প করার মাধ্যমে, জাম্প নির্দেশের পরে একটি বিনামূল্যে সময় স্লট থাকবে।


The principle of this method is to use the stall cycle to do useful work by moving some instruction to be executed in the stall cycle.

এই পদ্ধতির মূলনীতি হল স্টল চক্রে কার্যকর করার জন্য কিছু নির্দেশ সরানোর মাধ্যমে দরকারী কাজ করার জন্য স্টল চক্র ব্যবহার করা।


The jump instruction is "delayed" i.e. caused the actual jump by some amount of clock (equal to stall cycle).

জাম্প নির্দেশটি "বিলম্বিত", অর্থাৎ কিছু পরিমাণ ক্লক দ্বারা আসল জাম্পের কারণ হয় (স্টল চক্রের সমান)।


Some instruction can be scheduled to be executed in that "delay slot".

কিছু নির্দেশ সেই "বিলম্ব স্লট”-এ কার্যকর করার জন্য নির্ধারণ করা যেতে পারে।


The instruction can be taken from the above, from the target, and from the fall through.

নির্দেশটি উপরের থেকে, লক্ষ্য থেকে এবং ফল থ্রু থেকে নেওয়া যেতে পারে।


The delay slot is filled by the instruction "above" the branch instruction (the symbol < > denotes the delay slot).

বিলম্ব স্লটটি শাখা নির্দেশের


There are several considerations which choice of instruction scheduling is suitable.

নির্দেশ সময়সূচী নির্বাচন করার জন্য বেশ কয়েকটি বিবেচনা রয়েছে যা উপযুক্ত।


Trace compaction tries to move 3 and 5 to the point before the branch 3, so that these operations can be packed into a wide instruction.

ট্রেস কমপ্যাকশন ৩ এবং ৫-কে ব্রাঞ্চ ৩-এর আগের স্থানে সরানোর চেষ্টা করে, যাতে এই অপারেশনগুলি একটি বিস্তৃত নির্দেশনায় প্যাক করা যায়।


Speculative execution can improve the performance given that the resources are adequate.

অনুমানমূলক কার্যকরীকরণ কর্মক্ষমতা উন্নত করতে পারে যদি সম্পদ পর্যাপ্ত হয়।


Each instruction is tagged with a predicate field.

প্রতিটি নির্দেশকে একটি প্রেডিকেট ক্ষেত্র দিয়ে ট্যাগ করা হয়।


The processor can execute two loads in parallel in cycle one and two.

প্রসেসর চক্র এক এবং দুই-এ সমান্তরালে দুটি লোড কার্যকর করতে পারে।


The loop's second iteration provides an example of the use of control speculation.

লুপের দ্বিতীয় পুনরাবৃত্তি নিয়ন্ত্রণ অনুমানের ব্যবহারের একটি উদাহরণ প্রদান করে।


Vector machines need large memory bandwidth to sustain the high data rate required to feed pipelined functional units.

পাইপলাইনযুক্ত কার্যকরী ইউনিটগুলিকে সরবরাহ করার জন্য ভেক্টর মেশিনগুলির উচ্চ ডেটা হার বজায় রাখতে বৃহৎ মেমরি ব্যান্ডউইথের প্রয়োজন।


The difficulty is in designing a memory system to sustain a continuous flow of data from memory to ALU and the return flow of results from ALU to memory.

সমস্যাটি হল একটি মেমরি সিস্টেম ডিজাইন করা যা মেমরি থেকে ALU-তে ডেটার অবিচ্ছিন্ন প্রবাহ এবং ALU থেকে মেমরিতে ফলাফলের প্রত্যাবর্তন বজায় রাখতে পারে।


Interleaving memory increases the memory bandwidth by parallely access every memory banks.

ইন্টারলিভিং মেমরি প্রতিটি মেমরি ব্যাংকে সমান্তরাল অ্যাক্সেসের মাধ্যমে মেমরি ব্যান্ডউইথ বৃদ্ধি করে।


The vectors A, B, and C are laid out in the memory so that they start in modules M0, M2, and M4 respectively.

ভেক্টর A, B, এবং C মেমরিতে এমনভাবে স্থাপন করা হয়েছে যাতে সেগুলি যথাক্রমে M0, M2, এবং M4 মডিউলগুলিতে শুরু হয়।


At clock 0, M0 and M2 initiate READs to the first elements of vectors A and B.

ঘড়ি 0-এ, M0 এবং M2 ভেক্টর A এবং B-এর প্রথম উপাদানগুলিতে READ শুরু করে।


মেশিনটিকে S1v বলা হয়।


Each vector register contains 64 elements.

প্রতিটি ভেক্টর রেজিস্টারে ৬৪টি উপাদান থাকে।


Take typical vector problem, Y = a * X + Y where Y, X, are vectors a is scalar

একটি সাধারণ ভেক্টর সমস্যা নিন, Y = a * X + Y যেখানে Y, X, ভেক্টর এবং a একটি স্কেলার


This expression is called SAXPY or DAXPY (single-precision or double-precision A*X Plus Y) loop that forms the inner loop of the Linpack benchmark.

এই অভিব্যক্তিটিকে SAXPY বা DAXPY (একক-নির্ভুলতা বা দ্বিগুণ-নির্ভুলতা A*X প্লাস Y) লুপ বলা হয় যা লিনপ্যাক বেঞ্চমার্কের অভ্যন্তরীণ লুপ তৈরি করে।


Assume that the number of elements, or length, of a vector register matches the length of the vector operation we are interested in.

ধরে নিন যে একটি ভেক্টর রেজিস্টারের উপাদানগুলির সংখ্যা, বা দৈর্ঘ্য, আমরা যে ভেক্টর অপারেশনে আগ্রহী তার দৈর্ঘ্যের সাথে মিলে যায়।


The branch point 4 is called branch "out" of the trace and the branch from 4 to 5 is called branch "into" the trace.

শাখা বিন্দু ৪-কে ট্রেস থেকে "আউট" শাখা বলা হয় এবং ৪ থেকে ৫ পর্যন্ত শাখাকে ট্রেসের মধ্যে "ইনটু" শাখা বলা হয়।


Loop unrolling, and trace scheduling aim at increasing the amount of instruction level parallelism that can be exploited by a processor issuing more than one instruction on every clock cycle.

লুপ আনরোলিং এবং ট্রেস শিডিউলিং-এর লক্ষ্য হল নির্দেশ স্তরের সমান্তরালতার পরিমাণ বৃদ্ধি করা যা একটি প্রসেসর দ্বারা কাজে লাগানো যেতে পারে যা প্রতি ক্লক চক্রে একাধিক নির্দেশ জারি করে।


For load/store instructions, if execute speculatively may result in an exception.

লোড/স্টোর নির্দেশের জন্য, যদি অনুমানমূলকভাবে কার্যকর করা হয় তবে এর ফলে ব্যতিক্রম হতে পারে।


A compiler can schedule the loads as soon as ep is known, but before the processor determines whether it is a valid pointer.

একটি কম্পাইলার লোডগুলি যত তাড়াতাড়ি ep জানা যায় তত তাড়াতাড়ি নির্ধারণ করতে পারে, তবে প্রসেসর এটি একটি বৈধ পয়েন্টার কিনা তা নির্ধারণ করার আগে।


The historical aspect of VLIW begins from ELI-512.

VLIW-এর ঐতিহাসিক দিক ELI-512 থেকে শুরু হয়।


Multiple stacks improve the speed of execution.

একাধিক স্ট্যাক কার্যকর করার গতি উন্নত করে।


Figure 9.3 shows a typical microarchitecture of a stack machine.

চিত্র 9.3 একটি স্ট্যাক মেশিনের একটি সাধারণ মাইক্রোআর্কিটেকচার দেখায়।


To improve the speed of execution, 2 top elements on the stack can be cached into registers.

কার্যকর করার গতি বাড়ানোর জন্য, স্ট্যাকের শীর্ষের 2টি উপাদান রেজিস্টারে ক্যাশ করা যেতে পারে।


This will reduce the amount of data movement in the stack.

এটি স্ট্যাকের ডেটা মুভমেন্টের পরিমাণ হ্রাস করবে।


If the top 2 elements are cached (stored) in the register A and B.

যদি শীর্ষ 2টি উপাদান রেজিস্টার A এবং B-তে ক্যাশ করা হয় (সংরক্ষিত হয়)।


The data movement will be reduced to one.

ডেটা মুভমেন্ট কমে এক-এ আসবে।


By caching some elements to registers, the registers are considered a part of the stack.

কিছু উপাদান রেজিস্টারে ক্যাশ করার মাধ্যমে, রেজিস্টারগুলিকে স্ট্যাকের অংশ হিসাবে বিবেচনা করা হয়।


Push x performs push B B = A A = x and Pop x performs x = A A = B pop B

পুশ x, পুশ B B = A A = x সম্পাদন করে এবং পপ x, x = A A = B পপ B সম্পাদন করে।


As data movement between registers is faster than accessing the stack, the use of caching will improve the speed of execution for binary operations.

যেহেতু রেজিস্টারগুলির মধ্যে ডেটা মুভমেন্ট স্ট্যাক অ্যাক্সেস করার চেয়ে দ্রুত, তাই ক্যাশিংয়ের ব্যবহার বাইনারি ক্রিয়াকলাপের জন্য কার্যকর করার গতি উন্নত করবে।


To illustrate a concrete example of a stack machine, the R1 virtual machine will be discussed.

একটি স্ট্যাক মেশিনের একটি সুস্পষ্ট উদাহরণ দিতে, R1 ভার্চুয়াল মেশিন নিয়ে আলোচনা করা হবে।


The R1 is a stack-based instruction set which is an architectural neutral byte code aims to be portable and reasonably efficient across many platforms.

R1 একটি স্ট্যাক-ভিত্তিক নির্দেশিকা সেট যা একটি আর্কিটেকচারাল নিরপেক্ষ বাইট কোড, যা অনেক প্ল্যাটফর্মে বহনযোগ্য এবং যুক্তিসঙ্গতভাবে দক্ষ হওয়ার লক্ষ্যে তৈরি করা হয়েছে।


The R1 is intended to be a virtual machine for the purpose of controlling real-time devices.

R1-এর উদ্দেশ্য হল রিয়েল-টাইম ডিভাইস নিয়ন্ত্রণের উদ্দেশ্যে একটি ভার্চুয়াল মেশিন হিসেবে কাজ করা।


It provides the support for concurrency control and protection of shared resources including real-time facilities such as clock and time-out.

এটি ঘড়ি এবং টাইম-আউটের মতো রিয়েল-টাইম সুবিধা সহ শেয়ার্ড রিসোর্সের সমকালীনতা নিয়ন্ত্রণ এবং সুরক্ষার জন্য সহায়তা প্রদান করে।


The reason for choosing stack-based ISA is the compactness of code size and the ease of implementation.

স্ট্যাক-ভিত্তিক ISA বেছে নেওয়ার কারণ হল কোডের আকারের সংক্ষিপ্ততা এবং বাস্তবায়নের সহজতা।


The instructions can be categorised into 6 groups.

নির্দেশাবলীকে 6টি গ্রুপে ভাগ করা যেতে পারে।


Let us ignore the instructions that support real-time and concurrency.

আসুন আমরা সেই নির্দেশাবলীগুলো উপেক্ষা করি যা রিয়েল-টাইম এবং সমকালীনতাকে সমর্থন করে।


Load/store local instructions access to local variables.

লোড/স্টোর লোকাল নির্দেশাবলী স্থানীয় ভেরিয়েবলগুলিতে অ্যাক্সেস করে।


Control flow instructions include jump, conditional jump, call and return.

কন্ট্রোল ফ্লো নির্দেশাবলীর মধ্যে জাম্প, শর্তসাপেক্ষ জাম্প, কল এবং রিটার্ন অন্তর্ভুক্ত।


Table 9.1 below shows the instruction set and its encoding.

নীচের সারণী 9.1 নির্দেশিকা সেট এবং এর এনকোডিং দেখায়।


All arithmetic and logical instructions are zero-operand.

সমস্ত গাণিতিক এবং লজিক্যাল নির্দেশাবলী শূন্য-অপারেন্ড।


Cache memory stores values that are 'temporally related'.

ক্যাশে মেমরি সেই মানগুলি সংরক্ষণ করে যা 'সাময়িকভাবে সম্পর্কিত'।


The working set of an application is the amount of memory the application requires in a period of time.

একটি অ্যাপ্লিকেশনের কার্যকরী সেট হল সময়ের ব্যবধানে অ্যাপ্লিকেশনটির প্রয়োজনীয় মেমরির পরিমাণ।


এটি সময়ের সাথে পরিবর্তিত হয়।


When the processor attempts to fetch a word from main memory, the word is supplied from the cache if it is resident there.

যখন প্রসেসর প্রধান মেমরি থেকে একটি শব্দ আনতে চেষ্টা করে, তখন শব্দটি ক্যাশ থেকে সরবরাহ করা হয় যদি এটি সেখানে থাকে।


If not the word is supplied from main memory, but the cache is also loaded with a block of words including the one requested.

যদি না হয়, তবে শব্দটি প্রধান মেমরি থেকে সরবরাহ করা হয়, তবে ক্যাশে অনুরোধ করা একটি সহ শব্দের একটি ব্লকও লোড করা হয়।


Thus subsequent accesses to the same word can be handled at the cache speed.

সুতরাং একই শব্দে পরবর্তী অ্যাক্সেসগুলি ক্যাশের গতিতে পরিচালনা করা যেতে পারে।


Let h, the cache hit ratio, be the fraction of the references to main memory that can be found in the cache.

ধরুন h, ক্যাশ হিট অনুপাত, প্রধান মেমরির রেফারেন্সগুলির ভগ্নাংশ যা ক্যাশে পাওয়া যেতে পারে।


The speed up due to cache is c m c T T S / 

ক্যাশের কারণে গতি বৃদ্ধি হল c m c T T S / 


Let express the speed up in term of hit ratio

হিট অনুপাতের ক্ষেত্রে গতি প্রকাশ করা যাক


Thus, if h = 1/2 we can not achieve a speed up of more than 2.

সুতরাং, যদি h = 1/2 হয় তবে আমরা 2 এর বেশি গতি অর্জন করতে পারি না।


চিত্রটি h বনাম সর্বাধিক S c দেখায়।


We want to compare two size of cache memory, 512 K bytes and 1 M bytes.

আমরা ক্যাশ মেমরির দুটি আকার, 512 K বাইট এবং 1 M বাইটের তুলনা করতে চাই।


Let the average hit ratio of 512 K bytes cache be 0.93 and the average hit ratio of 1 M bytes cache be 0.97.

ধরুন 512 K বাইট ক্যাশের গড় হিট অনুপাত 0.93 এবং 1 M বাইট ক্যাশের গড় হিট অনুপাত 0.97।


Thus, adding 512 K bytes to the cache achieved a system speed up improvement of 24.0

সুতরাং, ক্যাশে 512 K বাইট যোগ করে 24.0 এর একটি সিস্টেম গতির উন্নতি অর্জন করা হয়েছে


This 24 percent improvement could be a good return on relatively small investment.

এই 24 শতাংশ উন্নতি তুলনামূলকভাবে ছোট বিনিয়োগের উপর একটি ভাল রিটার্ন হতে পারে।


We want to assess how much a cache contribute to the performance of a system.

আমরা মূল্যায়ন করতে চাই যে একটি ক্যাশ একটি সিস্টেমের কর্মক্ষমতায় কতটা অবদান রাখে।


Assume a cache miss penalty is 50 clock cycles, all instructions take 2 clock cycles (not take into account the caches miss), the miss rate is 2%.

ধরুন একটি ক্যাশ মিস পেনাল্টি 50 ক্লক চক্র, সমস্ত নির্দেশাবলী 2 ক্লক চক্র নেয় (ক্যাশে মিস বিবেচনা করে না), মিসের হার 2%।


There is an average of 1.33 memory references per instruction.

প্রতি নির্দেশনায় গড়ে 1.33 মেমরি রেফারেন্স রয়েছে।


What is the impact on performance when taking cache behaviour into consideration?

ক্যাশের আচরণ বিবেচনা করলে কর্মক্ষমতার উপর এর প্রভাব কী?


We start with the definition of performance.

আমরা কর্মক্ষমতার সংজ্ঞা দিয়ে শুরু করি।


The vector machine greatly reduces the dynamic instruction bandwidth.

ভেক্টর মেশিন গতিশীল নির্দেশনার ব্যান্ডউইথকে উল্লেখযোগ্যভাবে হ্রাস করে।


Another important difference is the frequency of pipeline interlocks.

আরেকটি গুরুত্বপূর্ণ পার্থক্য হল পাইপলাইন ইন্টারলকের ফ্রিকোয়েন্সি।


In S1x every fadd must wait for fmul and every store must wait for the fadd.

S1x-এ প্রতিটি fadd-কে fmul-এর জন্য অপেক্ষা করতে হয় এবং প্রতিটি স্টোরকে fadd-এর জন্য অপেক্ষা করতে হয়।


On the vector machine, each vector instruction operates on all the vector elements independently.

ভেক্টর মেশিনে, প্রতিটি ভেক্টর নির্দেশাবলী সমস্ত ভেক্টর উপাদানের উপর স্বাধীনভাবে কাজ করে।


Thus, pipeline stalls are required only once per vector operation, rather than once per vector element.

সুতরাং, পাইপলাইন স্টলগুলি প্রতিটি ভেক্টর উপাদানের পরিবর্তে, প্রতি ভেক্টর অপারেশনে একবারই প্রয়োজন।


The execution time of S1v can be greatly reduced by using the technique called "chaining".

S1v-এর কার্যকর করার সময়


Instead of waiting for a vector instruction to complete, the instruction in the vector operation of the next instruction can be started as soon as the first element of the previous instruction finished.

একটি ভেক্টর নির্দেশ সম্পন্ন হওয়ার জন্য অপেক্ষা করার পরিবর্তে, পরবর্তী নির্দেশের ভেক্টর অপারেশনের নির্দেশটি আগের নির্দেশের প্রথম উপাদানটি শেষ হওয়ার সাথে সাথেই শুরু করা যেতে পারে।


To use the vector unit, the program must be "vectorised", i.e. transform the loop into vector operations.

ভেক্টর ইউনিট ব্যবহার করার জন্য, প্রোগ্রামটিকে


If VL is vector length of the machine for i = 1 to VL c(i) = a(i) + b(i) can be transformed into one vector operation vadd v0 v1 v2 where v0 holds c, v1 holds a, v2 holds b

যদি VL মেশিনের ভেক্টর দৈর্ঘ্য হয় i = 1 থেকে VL c(i) = a(i) + b(i) একটি ভেক্টর অপারেশন vadd v0 v1 v2 তে রূপান্তরিত হতে পারে যেখানে v0 c ধরে, v1 a ধরে, v2 b ধরে


There are several consideration for programming vector machines such as vector length and vector stride because the data length does not necessary match the vector length of the machine.

ভেক্টর মেশিনের প্রোগ্রামিংয়ের জন্য বেশ কয়েকটি বিষয় বিবেচনা করতে হয়, যেমন ভেক্টর দৈর্ঘ্য এবং ভেক্টর স্ট্রাইড, কারণ ডেটার দৈর্ঘ্য মেশিনের ভেক্টর দৈর্ঘ্যের সাথে মেলে না।


When the data lenght is not equal to vector length of a machine, the loop can be transformed into loop of vector operations, each of maximum length plus one loop for the rest of element.

যখন ডেটার দৈর্ঘ্য একটি মেশিনের ভেক্টর দৈর্ঘ্যের সমান হয় না, তখন লুপটিকে ভেক্টর অপারেশনের লুপে রূপান্তরিত করা যেতে পারে, যার প্রত্যেকটির সর্বাধিক দৈর্ঘ্য এবং অবশিষ্ট উপাদানের জন্য একটি লুপ থাকে।


The inner loop (for i = .. ) can be vectorised with length VL.

অভ্যন্তরীণ লুপ (i = .. এর জন্য) VL দৈর্ঘ্য সহ ভেক্টরাইজ করা যেতে পারে।


A vector stride is the distance separate elements that are to be merge into a single vector.

একটি ভেক্টর স্ট্রাইড হল সেই দূরত্ব যা একক ভেক্টরে মার্জ করার জন্য উপাদানগুলিকে আলাদা করে।


If the vector stride is not equal to one, it can caused slow down in the memory access.

যদি ভেক্টর স্ট্রাইড একের সমান না হয়, তবে এটি মেমরি অ্যাক্সেসে ধীরগতির কারণ হতে পারে।


This program can be vectorised to multiply each row of b by each column of c.

এই প্রোগ্রামটি b-এর প্রতিটি সারিকে c-এর প্রতিটি কলামের সাথে গুণ করতে ভেক্টরাইজ করা যেতে পারে।


For row major order c has a stride of 100, b has a stride of one.

সারি প্রধান অর্ডারের জন্য c-এর স্ট্রাইড 100, b-এর স্ট্রাইড এক।


সব লুপ ভেক্টরাইজ করা যায় না।


This is because in the loop the computation used the value of an earlier iteration.

এর কারণ হল লুপটিতে গণনার জন্য পূর্ববর্তী পুনরাবৃত্তির মান ব্যবহার করা হয়েছে।


When vector operations are running in sequence, the first result once completed is immediately make available to the next operation.

যখন ভেক্টর অপারেশনগুলি ধারাবাহিকভাবে চলছে, তখন প্রথম ফলাফলটি সম্পন্ন হওয়ার সাথে সাথেই পরবর্তী অপারেশনের জন্য উপলব্ধ করা হয়।


Magnetic disks have dominated the secondary storage market since 1965.

১৯৬৫ সাল থেকে ম্যাগনেটিক ডিস্কগুলি সেকেন্ডারি স্টোরেজ বাজারে আধিপত্য বিস্তার করেছে।


The DRAM became very successful, because of its low bit cost and high density.

DRAM তার কম বিট খরচ এবং উচ্চ ঘনত্বের কারণে খুব সফল হয়েছিল।


An access time is the time between the request and the time when the data is ready.

অ্যাক্সেস টাইম হল অনুরোধ এবং ডেটা প্রস্তুত হওয়ার মধ্যেকার সময়।


The memory cell consisted of storage capacitor and selection transistor.

মেমরি সেলটিতে একটি স্টোরেজ ক্যাপাসিটর এবং একটি নির্বাচন ট্রানজিস্টর ছিল।


The row and column address inputs are usually multiplexed to minimize the number of pins.

সারি এবং কলামের ঠিকানা ইনপুটগুলি সাধারণত পিনের সংখ্যা কমানোর জন্য মাল্টিপ্লেক্স করা হয়।


The write operation is similar, only difference is the I/O bit is forced into a new logic state.

রাইট অপারেশনটি একই রকম, শুধুমাত্র পার্থক্য হল I/O বিট একটি নতুন লজিক স্টেটে প্রবেশ করানো হয়।


The performance in row access is caused by the resistance capacitance time constant.

সারি অ্যাক্সেসের কর্মক্ষমতা রোধ ক্ষমতা সময় ধ্রুবকের কারণে হয়।


Widening the width for the chip-to-chip connections increases the cost.

চিপ-টু-চিপ সংযোগের জন্য প্রস্থ বাড়ানো খরচ বাড়ায়।


For faster data rate, EDO DRAMs improve the data rate for column access.

দ্রুত ডেটা হারের জন্য, EDO DRAM গুলি কলাম অ্যাক্সেসের জন্য ডেটা হার উন্নত করে।


The data rate was improved using pipelining the data path.

ডেটা পাথ পাইপলাইনিং ব্যবহার করে ডেটা হারের উন্নতি করা হয়েছিল।


JEDEC has standardized both EDO DRAM and SDRAM.

JEDEC EDO DRAM এবং SDRAM উভয়কেই মানসম্মত করেছে।


For faster random access, the performance near SRAM level is achieved.

দ্রুত র্যান্ডম অ্যাক্সেসের জন্য, SRAM স্তরের কাছাকাছি কর্মক্ষমতা অর্জন করা হয়।


Rambus DRAM uses a packet-type memory interface.

Rambus DRAM একটি প্যাকেট-টাইপ মেমরি ইন্টারফেস ব্যবহার করে।


Video RAM realized concurrent dual port access.

ভিডিও RAM যুগপত দ্বৈত পোর্ট অ্যাক্সেস উপলব্ধি করেছে।


The performance of a computer system can be associated with memory system bandwidth.

একটি কম্পিউটার সিস্টেমের কর্মক্ষমতা মেমরি সিস্টেমের ব্যান্ডউইথের সাথে সম্পর্কিত হতে পারে।


The driving forces of DRAM changes are low-end and graphics applications.

DRAM পরিবর্তনের চালিকা শক্তি হল নিম্ন-শ্রেণীর এবং গ্রাফিক্স অ্যাপ্লিকেশন।


The transition to high-speed DRAM occurred not in the high end of the market.

উচ্চ-গতির DRAM-এর পরিবর্তন বাজারের উচ্চ প্রান্তে ঘটেনি।


SDRAM-DDR uses a synchronous RAS and CAS similar to SDRAM.

SDRAM-DDR SDRAM-এর মতো একটি সিঙ্ক্রোনাস RAS এবং CAS ব্যবহার করে।


The data transfer is at both edges of the clock.

ডেটা ট্রান্সফার ক্লকের উভয় প্রান্তে ঘটে।


Beyond high-speed DRAM lies the merging between logic and memory.

উচ্চ-গতির DRAM-এর বাইরে লজিক এবং মেমরির মধ্যে একত্রীকরণ বিদ্যমান।


প্রতিটি স্তরের জন্য সূত্রটি একই।


To compare the performance, the following parameters are considered.

কর্মক্ষমতা তুলনা করার জন্য, নিম্নলিখিত পরামিতিগুলি বিবেচনা করা হয়।


এটি অতিরিক্ত চেক ডিস্কের খরচ।


It is measured by the number of reads and writes per second.

এটি প্রতি সেকেন্ডে পাঠ এবং লেখার সংখ্যার দ্বারা পরিমাপ করা হয়।


During large transfers, all disks in a group act as a single unit.

বৃহৎ স্থানান্তরের সময়, একটি গ্রুপের সমস্ত ডিস্ক একটি একক ইউনিট হিসাবে কাজ করে।


Each disk in a group can act independently.

একটি গ্রুপের প্রতিটি ডিস্ক স্বাধীনভাবে কাজ করতে পারে।


When many arms on different disks seek to the same track, the average seek and rotate time will be larger than the average for a single disk.

যখন বিভিন্ন ডিস্কের অনেক আর্ম একই ট্র্যাকের সন্ধান করে, তখন গড় সন্ধান এবং ঘোরার সময় একক ডিস্কের গড়ের চেয়ে বেশি হবে।


Figure 11.3 summarises the performance parameters of all RAID levels.

চিত্র 11.3 সমস্ত RAID স্তরের কর্মক্ষমতা পরামিতিগুলির সারসংক্ষেপ করে।


To achieve reliability and performance, the RAID starts with mirrored disks.

নির্ভরযোগ্যতা এবং কর্মক্ষমতা অর্জনের জন্য, RAID মিররযুক্ত ডিস্ক দিয়ে শুরু হয়।


The highest performance per disk comes from either Level 1 or Level 5.

প্রতি ডিস্কের সর্বোচ্চ কর্মক্ষমতা হয় স্তর 1 বা স্তর 5 থেকে আসে।


The processor and memory are connected to input/output devices via I/O modules.

প্রসেসর এবং মেমরি I/O মডিউলের মাধ্যমে ইনপুট/আউটপুট ডিভাইসের সাথে সংযুক্ত থাকে।


Peripherals do not connect directly to the system bus.

পেরিফেরালগুলি সরাসরি সিস্টেম বাসের সাথে সংযোগ করে না।


Each device has an identifier and it is used to communicate with the I/O controller.

প্রতিটি ডিভাইসের একটি শনাক্তকারী রয়েছে এবং এটি I/O কন্ট্রোলারের সাথে যোগাযোগ করতে ব্যবহৃত হয়।


The CPU interrogates the I/O module to check the status of the device.

CPU ডিভাইসের স্থিতি পরীক্ষা করার জন্য I/O মডিউলকে জিজ্ঞাসাবাদ করে।


The data are transferred from the I/O module to the CPU.

ডেটা I/O মডিউল থেকে CPU-তে স্থানান্তরিত হয়।


With programmed I/O, the CPU directly controls I/O operations.

প্রোগ্রাম করা I/O-এর সাথে, CPU সরাসরি I/O অপারেশন নিয়ন্ত্রণ করে।


The DMA module takes over the control of the system bus from the CPU.

DMA মডিউল CPU থেকে সিস্টেম বাসের নিয়ন্ত্রণ নেয়।


The evolution of I/O functions started from a simple control of CPU.

I/O ফাংশনের বিবর্তন CPU-এর একটি সাধারণ নিয়ন্ত্রণ থেকে শুরু হয়েছিল।


The future of computer architecture ties closely with the advancement of microelectronics.

কম্পিউটার আর্কিটেকচারের ভবিষ্যৎ মাইক্রোইলেকট্রনিক্সের অগ্রগতির সাথে ঘনিষ্ঠভাবে জড়িত।


The emphasis in term of computer design has been the instruction set architecture (ISA).

কম্পিউটার ডিজাইনের ক্ষেত্রে জোর দেওয়া হয়েছে নির্দেশিকা সেট আর্কিটেকচারের (ISA) উপর।


The chip multiprocessor offers superior performance.

চিপ মাল্টিপ্রসেসর উন্নত কর্মক্ষমতা প্রদান করে।


Programmers must find thread-level-parallelism to maximize CMP performance.

সিএমপির কর্মক্ষমতা সর্বাধিক করতে প্রোগ্রামারদের থ্রেড-লেভেল-প্যারালালিজম খুঁজে বের করতে হবে।


A CMP exploits process-level-parallelism.

একটি সিএমপি প্রক্রিয়া-স্তরের-সমান্তরালতা ব্যবহার করে।


ফলাফলটি চিত্র 12.12-এ দেখানো হয়েছে।


A multiprocessor on a chip will be easiest to implement.

একটি চিপের মাল্টিপ্রসেসর প্রয়োগ করা সবচেয়ে সহজ হবে।


On code that can be parallelised into multiple threads, the CMP core will perform as well as or better than more complicated wide issue superscalar on cycle-per-cycle basis.

যে কোডে একাধিক থ্রেডে সমান্তরাল করা যেতে পারে, সেখানে সিএমপি কোর চক্র-প্রতি-চক্র ভিত্তিতে আরও জটিল ওয়াইড ইস্যু সুপারস্কেলারের মতোই ভালো বা তার চেয়ে ভালো পারফর্ম করবে।


IRAM approach uses on-chip resources for DRAM.

আইআরএএম পদ্ধতি DRAM-এর জন্য অন-চিপ রিসোর্স ব্যবহার করে।


Vector units have many applications including scientific calculation, multimedia, and databases.

ভেক্টর ইউনিটের বৈজ্ঞানিক গণনা, মাল্টিমিডিয়া এবং ডাটাবেস সহ অনেক অ্যাপ্লিকেশন রয়েছে।


Merging a microprocessor and DRAM on a chip has the following advantages.

একটি চিপে একটি মাইক্রোপ্রসেসর এবং DRAM একত্রিত করার নিম্নলিখিত সুবিধা রয়েছে।


আরএডব্লিউ একটি অত্যন্ত সমান্তরাল আর্কিটেকচার।


Compilers can schedule single word data transfer and exploit ILP.

সংকলক একক শব্দ ডেটা স্থানান্তর নির্ধারণ করতে এবং আইএলপি ব্যবহার করতে পারে।


The compilation process maps programs to RAW hardware.

সংকলন প্রক্রিয়া প্রোগ্রামগুলিকে RAW হার্ডওয়্যারে ম্যাপ করে।


The prototype achieves 10-1000 speedup over the commercial processor.

প্রোটোটাইপটি বাণিজ্যিক প্রসেসরের চেয়ে 10-1000 গুণ বেশি গতি অর্জন করে।


অগ্রগতির হার খুবই দ্রুত।


Future processors will have large on-chip memory.

ভবিষ্যতের প্রসেসরগুলিতে বৃহৎ অন-চিপ মেমরি থাকবে।


The limiting factor will likely be the imagination of the architect.

সীমাবদ্ধতা সৃষ্টিকারী বিষয় সম্ভবত স্থপতির কল্পনাশক্তি হবে।


Students are expected to read and summarise, then present it to the class and finally submit written reports.

শিক্ষার্থীদের পড়তে এবং সংক্ষিপ্ত করতে, তারপর ক্লাসে এটি উপস্থাপন করতে এবং অবশেষে লিখিত প্রতিবেদন জমা দিতে হবে।


I will judge the paper along these aspects.

আমি এই দিকগুলির উপর ভিত্তি করে প্রবন্ধটি বিচার করব।


কেবল ইংরেজি থেকে থাই অনুবাদ করবেন না।


কেন্দ্রীয় বিষয়টিকে স্পষ্ট করুন।